RDL 的演进、现状与设计要点
从 IBM C4 到 AI 中介层，RDL 线宽从约 20 µm 缩到约 1 µm。最后是工程师真正要考虑的事和自测题。
RDL 是怎么一路走到今天的
- 1960s
IBM 推出 C4 倒装焊（flip chip）。芯片翻过来，用面阵列小锡球直接焊。这要求焊点分布在整个芯片面上，周边焊盘的芯片想用就得"重排"，这是 RDL 思想的源头。
- 1990s 末
晶圆级芯片尺寸封装（WLCSP）出现。直接在整片晶圆上做 RDL 和锡球，再切割，封装和芯片一样大。这是 RDL 第一次大规模商用（扇入型）。
- 2000s
手机普及。手机内部寸土寸金，大量小芯片改用 WLCSP。RDL 线宽大约在 10–20 µm 量级。
- 2009 前后
英飞凌 eWLB 量产，扇出型封装诞生。芯片嵌进塑封料"重构晶圆"，RDL 可以布到芯片外面，解决了"芯片小、球不够放"的问题。
- 2011–12
台积电 CoWoS（硅中介层）登场。多颗芯片放在硅中介层上互连，2.5D 封装进入产品。
- 2016
台积电 InFO 用于 iPhone 7 的 A10 处理器。扇出型 RDL 第一次进入旗舰手机主芯片，RDL 线宽进入个位数微米，行业把它看成先进封装的分水岭。
- 2020 前后
CoWoS-R / CoWoS-L 推出。用多层 RDL（或 RDL + 局部硅桥）代替整块硅中介层，可以做得更大、更便宜。
- 2023 至今
AI 芯片爆发。GPU + 多颗 HBM 的封装需求暴增，CoWoS 产能长期紧张。为了更大尺寸、更低成本，业界在推进面板级扇出（FOPLP，用方形大面板代替圆晶圆）和玻璃基板，同时混合键合（hybrid bonding）开始在部分场景替代微凸点。
RDL 线宽 / 线距（L/S）的演进
2026 年的大致状况
| 方向 | 大致水平 | 典型应用 |
|---|---|---|
| 传统 WLCSP 扇入 | L/S ≈ 10/10 µm，1–2 层 | 电源管理、射频、传感器、小 MCU |
| 手机扇出（InFO 类） | L/S ≈ 2/2 µm，3–4 层以上 | 手机 SoC、PoP 叠 DRAM |
| RDL 中介层（CoWoS-R/L 类） | L/S ≈ 2/2 → 1/1 µm，可达 6 层左右 | AI 加速器、GPU + HBM |
| 面板级扇出 FOPLP | 方形面板，面积利用率更高 | 大尺寸 AI 封装（导入中） |
| 研发前沿 | 亚微米 L/S、混合键合 | 芯粒（chiplet）高密度互连 |
表中数值为公开资料常见的量级，用来建立尺度感，不是某家厂的规格书。
工程师真正要考虑的事
如果你要参与 RDL 设计或评估封装方案，下面这些是绕不开的。
| 参数 / 问题 | 常见范围或做法 | 影响什么 |
|---|---|---|
| 线宽 / 线距 L/S | 10/10 → 2/2 → 1/1 µm | 能布多少线；越细越贵，良率越难 |
| 铜厚 | 约 2–8 µm | 电阻、载流能力；太厚则细线做不出来 |
| 介电层厚度 | 约 5–10 µm / 层 | 阻抗、层间电容、绝缘可靠性 |
| 层数 | 1 层 → 6 层左右 | 布线能力；每多一层成本和翘曲都增加 |
| 通孔尺寸 | 约 5–20 µm | 层间连接密度、接触电阻 |
| 介电材料 | PI、PBO、BCB、感光型树脂 | 固化温度、吸湿、应力、介电常数 |
电性能
高速信号要控阻抗、做等长、加参考地平面。电源网络要算 IR 压降。电流密度太高会出现电迁移，铜原子被电子"吹"走，最终断线。
机械应力与翘曲
硅、铜、PI、塑封料的热膨胀系数各不相同，冷热循环时互相拉扯。焊点会疲劳开裂，大尺寸扇出和面板级封装最头疼的就是翘曲。
良率与 KGD
多颗芯片封在一起，任何一颗坏都会连累全部。封装前先测出已知合格芯片（KGD），对 SiP 内置 DRAM 的方案尤其重要。
芯片偏移
扇出型工艺里，芯片在塑封时会轻微移位（die shift），RDL 曝光必须"对得上"。越细的线宽，对准要求越苛刻，需要逐颗补偿。
自测：你真的懂了吗？
1. RDL 改变了芯片内部电路吗？
没有。RDL 只改变"出口"的位置、间距和顺序，芯片内部的晶体管和电路完全不动。
2. 扇入和扇出最本质的区别是什么？
锡球能不能放到芯片面积以外。扇入只能放在芯片范围内；扇出用塑封料扩大面积，可以往外放，所以 I/O 数不再受芯片大小限制。
3. 为什么 BGA 里的 DRAM 不太需要 RDL，QFN 里的却需要？
BGA 有多层基板可以绕线，窗口型 BGA 还能直接从中间打线到中心焊盘。QFN 只有一层引线框架，没法在封装里布线，DRAM 和 SoC 只能靠金线直连，中心焊盘就必须用 RDL 搬到边缘。
4. AI 芯片为什么离不开 RDL？
GPU 和 HBM 之间需要上千到上万根并行线才有足够带宽，只有中介层（硅或 RDL）这种微米级布线才能在很短距离内放下这么多线。