Yiek Heng 的知识空间
首页芯片封装先进封装 2.5D / 3D快速增长诞生:2011
先进封装 2.5D / 3D

CoWoS:AI 芯片都在排队的封装

为什么全世界的 AI 芯片都在排队等台积电的一种封装技术?这一页讲清楚它长什么样、怎么做、从哪来、有几种版本、对手是谁。

Chip 芯片on 放在Wafer 晶圆(中介层)on 放在Substrate 基板
一张图看懂 CoWoS 长什么样(侧面剖开看)
GPU / 逻辑芯片 Chip芯片们 on Wafer硅中介层 on Substrate封装基板 HBM 内存(8–12 层堆叠) 逻辑芯片(GPU/AI 加速器) 微凸块 µbump(~40 µm 间距) 硅中介层 + TSV 铜柱 C4 凸块(~150 µm) 有机封装基板 BGA 锡球(~1 mm) PCB 主板 示意图,厚度和尺寸未按比例
← 左右滑动看全图 →
记住这个“五层汉堡”:芯片 → 中介层 → 基板 → 主板。越往上,连线越细、越密。CoWoS 的核心发明就是中间那片硅中介层。
工艺

一颗 CoWoS 是怎么做出来的

名字里的顺序就是做的顺序:先把芯片放到晶圆上(CoW),再把这块组合放到基板上(oS)。下面六步按真实工序排列。

为什么难:一片中介层上有几万到几十万个微凸块,每个都要对准、焊牢;整个过程要经历多次 200°C 以上的加热和冷却;任何一步出错,上面价值上万美元的 GPU 和 HBM 一起报废。这也是为什么 CoWoS 产能扩张很慢:设备、工艺和良率都要一点点爬坡。

历史

从冷门技术到全球瓶颈

CoWoS 诞生时并不受欢迎:太贵、太复杂,只有极少数高端芯片用得起。是 HBM 和 AI 让它翻了身。

  1. 2011

    台积电推出 CoWoS。首个量产客户是 Xilinx 的 Virtex-7 2000T FPGA:4 块 FPGA 切片并排放在一片 65nm 硅中介层上,切片间有约一万条连线。

  2. 2013

    HBM 成为 JEDEC 标准。由 SK 海力士和 AMD 推动。它天生需要中介层。

  3. 2015

    AMD Fury X:第一款 HBM 显卡。它的中介层由联电(UMC)制造,并非 CoWoS,但证明了“GPU + HBM + 中介层”这条路走得通。

  4. 2016

    NVIDIA Tesla P100 采用 CoWoS + HBM2。从此数据中心 GPU 基本都走这条路线(V100、A100、H100……)。

  5. 2020

    前后台积电把家族分成 CoWoS-S / R / L 三种版本(本页下文“三兄弟”一节详讲),并纳入“3DFabric”品牌。

  6. 2023

    ChatGPT 引爆 AI 需求。H100 一卡难求,瓶颈不在 4nm 晶圆,而在 CoWoS 产能。“CoWoS”这个词第一次出现在财经新闻头条。

  7. 2024

    Blackwell B200 改用 CoWoS-L。两颗接近光罩上限的裸片 + 8 堆 HBM3E,总共 2080 亿个晶体管,裸片之间 10 TB/s 互连。

  8. 2025

    B300 / GB300 放量,单卡功耗约 1.4 kW;CoWoS 产能约翻倍。

  9. 2026

    Rubin 平台(HBM4 + CoWoS-L)登场;台积电 CoPoS(方形面板)试产线建立。据 SemiAnalysis 6 月报道,原定四颗计算裸片的 Rubin Ultra 因基板翘曲改为两颗裸片(NVIDIA 未证实)。

台积电 CoWoS 年底月产能(千片晶圆 / 月)
均为分析师与媒体估计,不是台积电官方数据;2026、2027 年为预测,误差线表示各家估计的范围。几年里增长了 10 倍左右,仍然供不应求。NVIDIA 一家就订走一半以上。
版本

三兄弟:CoWoS-S、CoWoS-R、CoWoS-L

三者的区别只在中间那层中介层用什么材料做。上面的芯片、下面的基板都差不多。记住一句话:

S = Silicon(整块硅,最密但最贵、尺寸受限)
R = RDL(塑料+铜线,便宜灵活但不够密)
L = Local Silicon Interconnect(塑料打底,只在需要密集连线的地方嵌一小块硅桥,两边好处都要)

CoWoS-SSilicon interposer

最初、最经典的版本。中介层是一整块硅,用晶圆厂工艺布线,线宽可到亚微米级,是三者里最密的。

  • 优点布线最密、最成熟、电性能最好
  • 缺点整块硅又贵又脆;面积越大越难做,上限约 3.3 倍光罩
  • 代表P100、V100、A100、H100/H200、AMD MI300 系列

CoWoS-RRDL interposer

中介层不用硅,改用多层聚合物(类似塑料)+ 铜重布线层(RDL),线宽约 2 µm。不需要打 TSV。

  • 优点便宜;材料软,能缓冲热胀冷缩的应力,可靠性好
  • 缺点线比硅粗几倍,连线密度不够顶级 AI GPU 用
  • 代表网络交换芯片、部分 ASIC 和 HBM 组合

CoWoS-LLSI + RDL

折中方案,也是今天的主角。中介层主体是 RDL 和塑封料,只在芯片与芯片交界处埋进小块硅桥(LSI)负责高密度连线,其余地方用铜柱(TIV)上下导通。还可以在里面埋入深沟槽电容(eDTC)稳定供电。

  • 优点能做得非常大,又保留关键位置的密度
  • 缺点工艺最复杂;硅桥对位、翘曲控制都很难
  • 代表B200/B300、Rubin、各家大型 AI ASIC
CoWoS-SCoWoS-RCoWoS-L
中介层材料整块硅聚合物 + 铜 RDLRDL/塑封料 + 嵌入硅桥
最细线宽亚微米级约 2 µm硅桥上亚微米,其余约 2 µm
垂直导通TSV(硅通孔)RDL 过孔TIV 铜柱
尺寸上限约 3.3× 光罩较灵活3.3×(2024)→ 5.5×(2026)→ 9× 以上(2027 路线图)
成本高较低中高
一句话小而精便宜够用又大又密,最难做
实例拆解:NVIDIA B200 俯视示意
HBM3EHBM3EHBM3EHBM3E HBM3EHBM3EHBM3EHBM3E GPU 裸片 A≈光罩上限 GPU 裸片 B≈光罩上限 封装基板 CoWoS-L 中介层(灰色)
中间的铜色块代表两颗裸片之间的硅桥连接,带宽 10 TB/s,软件看到的是“一颗 GPU”。总计 192 GB HBM3E、8 TB/s 内存带宽。HBM 的具体排布为示意,未按真实比例。
竞争格局

它的亲戚和对手

CoWoS 不是唯一的先进封装。了解这几个名字,看新闻就不会迷路。

技术公司类型一句话解释
InFO台积电扇出型不用中介层,直接在芯片周围“长”出布线。iPhone 的 A 系列处理器在用。便宜轻薄,但带不动多颗 HBM。
SoIC台积电3D芯片对芯片直接铜对铜键合(混合键合),没有凸块,间距不到 10 µm。AMD MI300 把计算芯片叠在 IO 芯片上就用它,再整体放到 CoWoS 上。
SoW / SoW-X台积电晶圆级整片晶圆就是一个系统,比 CoWoS 再大一个量级。台积电规划 2027 年量产 SoW-X。
EMIB / EMIB-TIntel2.5D 桥接思路像 CoWoS-L,但硅桥直接埋在基板里,省掉整片中介层。EMIB-T 加入 TSV,定位为 CoWoS 的替代选择。
FoverosIntel3DIntel 的芯片堆叠技术,对标 SoIC。
I-Cube / X-Cube三星2.5D / 3D分别对标 CoWoS 和 SoIC。
FOCoS-Bridge 等日月光、Amkor2.5D封测厂(OSAT)自研的类 CoWoS 方案,也承接台积电外包的 “oS” 后段工序。
图中尺寸除特别说明外均为示意,不按真实比例。年份与数值为行业常见说法或公开报道,具体以厂商资料为准。 内容更新至 2026-10。