传统封装
三兄弟对比与选型，以及 2026 现状
QFN、BGA、SiP 怎么选；连接节距六十年缩小了几百倍；各条路线在 2026 年走到了哪里。
选型
三兄弟对比与选型
它们不是“谁取代谁”，而是各管一摊。
| QFN | BGA | SiP | |
|---|---|---|---|
| 一句话 | 腿藏进肚子底下 | 整个底面铺满锡球 | 一个封装装一套系统 |
| 诞生年代 | 1990 年代末 | 约 1990 年（塑料 BGA） | 概念 1980s，普及于 2010s |
| 解决的问题 | QFP 太大、太贵、散热差 | 引脚太多，四周排不下 | 一颗芯片装不下整个系统 |
| 里面有几颗芯片 | 通常 1 颗 | 通常 1 颗（PoP 是 2 颗叠放） | 多颗 + 被动元件 |
| 连接位置 | 四周一圈 + 中间散热片 | 整个底面网格 | 通常是底面 BGA/LGA |
| 典型连接数 | 8 – ~100 | ~100 – 数千 | 几十 – 数千 |
| 相对成本 | 低 | 中 – 高 | 中 – 很高 |
| 焊点检查 | 较难，可湿侧翼可改善 | 需 X 光 | 需 X 光，模块级测试 |
| 典型用途 | 单片机、电源、Wi-Fi/蓝牙 | CPU、GPU、内存、手机处理器 | 手表、耳机、射频模组、AI 芯片 |
小工具：我的芯片该选哪种封装？
回答三个问题，看看大致方向。这是一个简化的思路，真实选型还要看具体芯片有哪些封装可选、生产线能力和成本。
现状
2026 年：发展到什么程度了？
过去封装是芯片制造的“配角”，今天它成了和光刻同等重要的主战场。
连接间距：六十年缩小了几百倍
衡量封装技术最直观的尺子，是两个相邻连接点之间的距离（节距 pitch）。节距越小，同样面积里能放的连接就越多。下面用对数刻度画出来，每格相差 10 倍：
QFN
依然是出货量主力
按颗数算，绝大多数芯片仍用引线框架类封装（QFN 是其中的代表）。发展方向是更细的间距（0.4 mm 甚至更小）、多排焊盘、用于汽车的可湿侧翼，以及用铜夹片代替金线的大电流功率封装。
BGA
越做越大、越做越密
手机端是 0.35–0.4 mm 节距的细间距 BGA 和 WLCSP；服务器和 AI 端的 FCBGA 越来越大，基板层数多、锡球数以千计。高端基板材料（如 ABF 积层膜）一度供不应求。
SiP · 2.5D
AI 浪潮的核心瓶颈
2023–2025 年间，CoWoS 这类先进封装产能一度成为 AI 芯片供货的头号瓶颈，台积电等厂商持续扩产。HBM 内存堆叠从 8 层走向 12 层、16 层。
3D · 混合键合
铜对铜直接“长”在一起
不用焊锡和凸点，两片芯片的铜触点直接键合，节距可做到 10 μm 以下。AMD 自 2022 年起在 3D V-Cache 处理器上量产这项技术。
芯粒 · 标准化
像乐高一样拼芯片
2022 年业界发布 UCIe 芯粒互连标准，目标是让不同公司的芯粒能像积木一样拼进同一个封装。
下一步
正在路上的技术
面板级封装：用方形大面板代替圆形晶圆，提高利用率。玻璃基板：更平、更稳，英特尔等厂商在研发，预计本十年后期导入。共封装光学（CPO）：把光模块直接做进芯片封装，2025 年起已有网络交换机产品发布。
一句话总结摩尔定律（晶体管越做越小）在放缓，行业把更多希望放在了封装上：与其把一颗芯片做到极限，不如把很多颗芯片更好地连起来。这正是 SiP 和先进封装成为热点的原因。接下来两篇，就沿着这条路往下走：先讲在芯片表面布线的 RDL，再讲把它发挥到极致的 CoWoS。