Yiek Heng 的知识空间
首页芯片封装传统封装主流在用诞生：1964（IBM C4）
传统封装

倒装芯片与凸点·把芯片翻过来

打线封装里，芯片正面朝上，用金线从四条边往外拉。倒装芯片把芯片翻过来，正面朝下，让整个表面长满小焊点，直接焊到下面的基板上。今天几乎所有电脑 CPU、显卡和 AI 芯片都这样封装。

面积代替周长连接点从“只能排四条边”变成“铺满整个面”，数量多出几十倍。
路径从毫米到微米金线有 1–5 mm 长，凸点只有约 0.05–0.1 mm 高，信号和电流都更快、更稳。
一路越做越细锡凸点约 200 µm，铜柱约 40–100 µm，微凸点约 25–55 µm，再往下就交给混合键合。
它为什么诞生

金线不够用了：周长的天花板

打线只能从芯片四边引出，线又长；IBM 在 1960 年代想到了把芯片翻过来。

先回忆一下打线键合：芯片正面朝上粘在底座上，机器用比头发还细的金线，把芯片边缘的一个个小焊盘（芯片对外的“插座口”）连到外面的引脚。这个办法便宜、成熟，但有两个天生的毛病。

  • 只能用四条边。焊盘必须排在芯片边缘，不然金线会互相交叉。芯片面积翻 4 倍，周长只翻 2 倍，连接数跟不上芯片里晶体管的增长。
  • 线太长。一根金线通常有 1–5 mm 长，像一根小天线，也像一个小电感（电流变化时会“顶”回来的元件）。频率越高、电流变化越快，它就越拖后腿。

倒装芯片（Flip Chip）的想法很直接：不拉线了，把芯片翻过来。在芯片正面做出一颗颗小金属疙瘩，叫凸点（bump），然后正面朝下扣到基板上，加热让凸点熔化，一次性把所有连接都焊好。凸点可以排满整个芯片表面，不再受周长限制。

打线：只能用四条边 倒装：整个面都是连接点 四边各 9 个，共 36 个（示意） 9 × 9 = 81 个，而且还能更密（示意） 侧视：金线绕出去，约 1–5 mm 侧视：正面朝下，凸点只有约 0.1 mm 高

左右滑动查看完整图

要点：同样大小的芯片（蓝灰色方块），打线的连接点只能沿周长排一圈，倒装的连接点能铺满面积。芯片越大，这个差距越悬殊。
打线像一间只有四面墙能开门的仓库；倒装是把仓库翻过来，地板上到处都能开门。

IBM 和“受控塌陷”

倒装芯片最早出自 IBM。据 IBM 工程师 Paul Totta 的回忆，1962 年 IBM 实验室做出了带焊料凸点的倒装晶体管；1964 年，IBM 在 System/360 大型机所用的 SLT（Solid Logic Technology）模块里把它投入量产，当时焊的是一颗颗小晶体管和二极管，焊到陶瓷基板上。也有资料把类似做法的起源归到同时期的通用电气（GE），这一点史料说法不一。

IBM 给这项技术起名 C4：Controlled Collapse Chip Connection，“受控塌陷芯片连接”。意思是：焊料凸点加热熔化时会塌下去，如果不管它，熔锡会顺着铜线到处流，芯片就“趴”在基板上了。IBM 在基板焊盘周围做了一圈锡不沾的“围堤”，让熔锡只在焊盘范围内塌陷，塌到一定高度就停住。这个“受控”的高度，保证了芯片和基板之间留有缝隙。

  1. 1962

    IBM 实验室做出带焊料凸点的倒装晶体管（据 Totta 回忆）。

  2. 1964

    IBM System/360 的 SLT 模块量产使用倒装焊接，焊料是高熔点的高铅锡料，焊在陶瓷基板上。

  3. 1970

    IBM 首批倒装集成电路（MST 计划），据报道每颗只有十几个凸点，间距约 300 µm。

  4. 1990s

    倒装从大型机走向个人电脑：有机塑料基板 + 底部填充胶让成本降下来，Intel、AMD 的 CPU 在 1990 年代末陆续改用倒装（例如 FC-PGA 封装的 Pentium III）。

  5. 2006

    欧盟 RoHS 指令生效，限制含铅焊料；倒装凸点开始转向无铅，高铅凸点靠豁免条款保留了很多年。

  6. 2010s

    铜柱凸点普及，间距压到 100 µm 以下；微凸点进入 2.5D 封装和 HBM 内存。

  7. 2020s

    间距逼近 20 µm 的“焊料墙”，最细的一级开始交给混合键合。

它是怎么工作的

拆开看：一颗倒装芯片的剖面

从上到下：芯片、凸点、填充胶、基板、锡球、电路板。

下图是一颗倒装芯片焊在基板上、基板再焊在电路板上的剖面。注意芯片是倒着的：有电路的那一面（行业叫有源面）朝下，光秃秃的硅背面朝上。

剖面：从中间竖着切开（尺寸不按比例） 有源面朝下 1 2 3 4 5 6 7

左右滑动查看完整图

  1. 1硅芯片（倒置）：电路在下面，背面朝上，散热器可以直接贴在背面。
  2. 2钝化层 + UBM：钝化层是芯片最外面的保护膜；UBM（凸点下金属层）是焊盘上几层薄金属，让焊料“粘得住、渗不进”。
  3. 3凸点：焊料球或铜柱，同时负责导电、传热和机械固定。
  4. 4底部填充胶（underfill）：把芯片和基板之间的缝填满，分担热胀冷缩的力。
  5. 5基板：一块迷你多层电路板，把密密麻麻的凸点“扇开”到间距大得多的锡球上。
  6. 6BGA 锡球：间距约 0.4–1.0 mm，把整个封装焊到主板上，见 BGA。
  7. 7电路板（PCB）

倒装芯片其实有两级焊点：芯片到基板是第一级，叫凸点，间距约 0.04–0.2 mm；基板到电路板是第二级，叫锡球，间距约 0.4–1.0 mm。基板就是夹在中间的“转换插头”，把细的变粗。

凸点的四代：越来越细

凸点并不是一种东西。为了让连接越来越密，它换了好几次“材料和形状”。下面四种按时间顺序排，间距一代比一代小：

C4 锡凸点 间距约 150–250 µm 1960s 起，传统 FCBGA 铜柱凸点 间距约 40–100 µm 2010s 起，CPU、手机芯片 微凸点 间距约 25–55 µm 芯片叠芯片、HBM 混合键合 间距 ＜10 µm 没有焊料，铜对铜 灰色 = 焊料，橙色 = 铜，蓝灰 = 硅；四幅图不按同一比例

左右滑动查看完整图

趋势：焊料越用越少，铜越用越多。C4 几乎全是焊料；铜柱只在顶端留一小块“锡帽”；微凸点的锡帽薄到几微米；混合键合干脆不用焊料，两块芯片表面的铜直接长在一起。
类型典型间距结构常见用途主要限制
C4 锡凸点约 150–250 µm一整颗焊料球（早期高铅，后来锡银等无铅焊料）早期和中低端 FCBGA熔化后会塌、会横向鼓出，再缩小就会和邻居连在一起
铜柱凸点约 40–100 µm电镀铜柱 + 顶端薄锡帽CPU、GPU、手机芯片的 FCBGA / FCCSP铜柱很硬，应力更多传到芯片里的脆弱介电层
微凸点约 25–55 µm细铜柱 + 微量焊料，常用热压键合2.5D 中介层（CoWoS）、HBM 堆叠、Intel Foveros低于约 20 µm 时焊料桥连、对准和空洞问题急剧变难
混合键合约 1–10 µm铜焊盘 + 介电层直接贴合，无焊料AMD 3D V-Cache、台积电 SoIC、高端图像传感器要求超平、超净的表面，成本高，详见混合键合
进阶 · 为什么铜柱能更密C4 焊料球熔化时会变成“胖胖的”鼓形，最宽处比焊盘大一圈，所以球与球之间要留足空隙。铜柱在回流时不会熔化（铜的熔点约 1085 °C），它保持笔直的柱子形状，只有顶端的锡帽熔化。柱子不“发胖”，邻居就可以靠得更近，同时还能保证芯片和基板之间有足够的缝隙让填充胶流进去。

制作流程：一步一步看

凸点是在整张晶圆上一次性做出来的（几百颗芯片同时做），切开后再一颗颗翻转、焊到基板上。下面以今天最常见的铜柱凸点为例，点按钮逐步查看：

晶圆（正面朝上），只画出一小段 铝焊盘（浅灰）露在钝化层（蓝）的开口里 整片溅射一层薄金属（UBM / 种子层，橙色） 紫色 = 光刻胶，只在开口里镀铜和锡 铜柱 + 锡帽成形，多余的薄金属被腐蚀掉 基板 芯片翻过来，正面朝下 晶圆切成单颗芯片，每颗翻转 180° 基板焊盘点上助焊剂，机器把凸点对准焊盘放下 回流炉加热到约 240–260 °C，锡帽熔化；或用热压头边压边加热（TCB） 从侧边点胶，胶水靠毛细作用钻满缝隙，再加热固化

回流焊 vs 热压键合（TCB）

回流焊：芯片放上去，整块板子过加热炉，焊料熔化后靠表面张力自动对正。便宜、快，一次能焊一大批。

热压键合：一个加热的“压头”吸住芯片，对准后边压边加热几秒钟，只加热这一颗。速度慢、设备贵，但芯片不会翘，对得更准。间距细到几十微米的微凸点和 HBM 堆叠基本都用它。

毛细底填 vs 模塑底填（MUF）

毛细底填（CUF）：焊好后在芯片边上点胶，胶水像水渗进纸巾一样钻进缝隙。大芯片、高端 FCBGA 常用。

模塑底填（MUF）：不单独点胶，直接用塑封料一次性把芯片包住，同时灌满缝隙。省一道工序，手机里的 FCCSP 小芯片常用。缝隙太窄时塑封料流不进去，就要回到点胶或预先贴胶膜。

它解决了什么问题

面积胜过周长

连接数、电气性能、散热，三件事一起变好。

倒装最大的好处是一道简单的算术题。假设芯片是边长 L 的正方形：打线的焊盘只能排在周长上，数量大约是 4L ÷ 焊盘间距；倒装的凸点铺满面积，数量大约是 (L ÷ 凸点间距)²。周长随 L 线性增长，面积随 L 平方增长。拖动下面的滑块试试：

打线（单排，焊盘间距 50 µm）800
倒装（铺满整个面）4,444
倒装是打线的5.6 倍

注意：这是理论上限。真实芯片的凸点里有一大半用来供电和接地，并不全是信号。

打线键合倒装芯片
连接点在哪只在芯片四周铺满整个芯片表面
典型连接数几十到约一千几千到十几万（微凸点）
连接长度约 1–5 mm约 0.02–0.1 mm
寄生电感约每毫米 1 nH，数纳亨约 0.01–0.1 nH，小几十倍
供电电流只能从边上进，芯片中间容易“缺电”电源凸点就在用电电路正下方
散热热量穿过塑封料，或从芯片底部走硅背面朝上裸露，可直接贴散热器
成本低，设备成熟高：要做凸点、底填、更精密的基板

“供电”这一行特别重要。一颗几百瓦的 GPU，工作电压不到 1 V，电流能达到几百安培。如果只能从边上进电，电流要横穿整个芯片，路上压降很大，芯片中间的电路会“吃不饱”。倒装可以把成千上万颗电源凸点直接放在电路正下方，就像把自来水管直接接到每个房间，而不是只在大门口放一个水龙头。

凸点间距六十年：一路往下

凸点间距，µm（对数刻度，越往下越细） 1000 100 10 1 1960 1980 2000 2020 2030 C4 锡凸点 150–250 铜柱 40–100 IBM 首批倒装 IC，约 300（1970） 微凸点：45 → 55 → 50 → 36 → 约 25 约 20 µm：焊料凸点的“墙” 混合键合：AMD 3D V-Cache 约 9（2022） 路线图约 3–6

左右滑动查看完整图

读图：紫点从左到右大致是台积电 CoWoS 首代（约 2012）、HBM（约 2015）、Intel Foveros（2019）、Meteor Lake（2023）、研发中的 25 µm 级微凸点。纵轴每一格缩小 10 倍。数值是公开报道中的典型值，不同产品差别很大。
它的缺陷

热胀冷缩、铅的去留、电流冲刷

把芯片和基板硬焊在一起，带来了打线时代没有的麻烦。

热胀冷缩不一样：为什么一定要底部填充

所有材料受热都会膨胀，膨胀的快慢叫热膨胀系数（CTE）。硅很“稳”，温度升 1 °C 每米只胀约 2.6 µm（2.6 ppm/°C）；有机基板大约 15–17 ppm/°C，是硅的五六倍。

芯片一会儿满载发热、一会儿待机变凉，基板和芯片就一会儿胀、一会儿缩，可胀缩的幅度不一样。夹在中间的凸点被来回“掰”，就像一根铁丝反复弯折，迟早断掉。离芯片中心越远的凸点，被掰得越厉害，所以裂纹总是先出现在四个角。

粗略算一下：边长 20 mm 的芯片，角上的凸点离中心约 14 mm，温差 100 °C 时，基板比芯片多胀出 (17 − 2.6) × 10⁻⁶ × 100 × 14 mm ≈ 0.02 mm，也就是 20 µm。凸点本身才几十微米高，这相当于让它歪斜 20%–30%。

硅芯片：约 2.6 ppm/°C 有机基板：约 15–17 ppm/°C 冷却时基板缩得比芯片多，凸点被拉歪 越靠外的凸点歪得越厉害，角上的最先开裂（红线）
底部填充胶把芯片、凸点和基板粘成一个整体。原本只由几根“细腿”承担的拉扯，被分摊到整个面上，焊点寿命可以提高约 10 倍甚至更多（文献中常见的说法）。
类比没有底填的凸点像一排没有横梁的桌腿，桌面一晃腿就断；底填胶就是把桌腿之间灌满水泥，整张桌子变成一块实心的墩子。

铅的去留：无铅化与高铅凸点

早期 C4 凸点用的是高铅焊料（约 95% 铅 + 5% 锡）。它熔点高（约 300 °C 以上）、软、有韧性，能“吸收”热应力，后续焊锡球时也不会再次熔化。

2006 年 7 月，欧盟 RoHS 指令生效，电子产品原则上不能再用铅。倒装凸点因为找不到合格替代品，拿到了豁免，高铅凸点又用了很多年；与此同时，行业逐步改用锡银（SnAg）等无铅焊料和铜柱。Intel 据报道在 2008 年前后的 45 nm 处理器上实现了凸点无铅化。

无铅焊料更硬、更脆，熔点也和高铅不同。它带来一个新问题：芯片内部用于绝缘的低介电常数（low-k）材料像饼干一样脆，焊接冷却时凸点把应力传上去，会把 low-k 层拉裂，在声学检测图像里显示为一个个白点，被称作“白凸点（white bump）”。这类“芯片与封装相互作用”的问题，至今仍是倒装设计的重点。

电迁移：电流把原子冲走

电流其实是一大群电子在跑。当电流密度很高时，电子会像河水冲沙子一样，一点点把金属原子“推”走，这叫电迁移。时间长了，凸点靠近电流入口的一侧会出现空洞，电阻变大，最后断路。

一颗凸点通常只能长期承受几十到一两百毫安（取决于尺寸和温度）。几百安培的芯片，必须靠成千上万颗电源凸点分担。凸点越做越小，每颗能扛的电流也越少，这是间距缩小时最头疼的约束之一。铜柱比焊料球更耐电迁移，这也是它被广泛采用的原因之一。

优点

  • 连接数多：铺满整个面，几千到十几万个
  • 路径极短，电感小，适合高速信号
  • 电源凸点直通电路正下方，压降小
  • 硅背面朝上，散热器能直接贴上
  • 一次焊好所有连接，不用一根根打线

缺点

  • 热膨胀不匹配，必须加底部填充
  • 焊点全被盖住，只能用 X 光、超声检查
  • 需要晶圆级凸点工艺和更精密的基板，贵
  • 底填后基本无法返修
  • 间距越小，电迁移、桥连、对准越难
  • 焊料墙间距低于约 20 µm 时，熔化的焊料很容易和邻居连成一片，焊料量也少到难以控制。
  • 翘曲大芯片和大基板在加热时会弯成“碗”或“锅盖”，四角的凸点接触不上或被压扁。热压键合（TCB）很大程度上就是为解决它而生。
  • 底填变难缝隙越来越窄、凸点越来越密，胶水流不进去或留下气泡。
  • 脆弱的芯片内部先进工艺的 low-k 介电层很脆，凸点越硬，越容易把它拉裂。
现状与未来

高性能芯片的标配，最细一级交棒

倒装没有退役，反而无处不在；但在最密的地方，它正把位置让给混合键合。

今天倒装最常见的两种成品形态是 FCBGA 和 FCCSP。两者内部都是“倒装芯片 + 基板 + 锡球”，区别在大小和用途：

FCBGA：大尺寸，带金属顶盖 FCCSP：小而薄，常被塑封 金属顶盖（IHS）+ 导热材料 常见 25–75 mm 见方，锡球间距约 0.8–1.0 mm 塑封料兼作底填（MUF） 常见 ＜15 mm，锡球间距约 0.35–0.5 mm

左右滑动查看完整图

FCBGA 用在台式机和服务器 CPU、显卡、网络芯片、AI 加速器上，基板常用多层 ABF 材料，可达二十层左右。FCCSP 用在手机基带、射频、电源管理和部分手机处理器上，追求小和薄。手机处理器常再和内存叠成 PoP。

倒装是先进封装的地基

后面会讲到的几乎所有先进封装，都建立在倒装之上：CoWoS 把 GPU 和 HBM 用微凸点倒装在中介层上，中介层再用 C4 凸点倒装到基板上；HBM 内部一层层内存芯片也靠微凸点叠起来；扇出封装里，芯片底下的 RDL 走线最终也要接到凸点或锡球。

但焊料凸点有一堵物理的墙：间距约 20 µm 以下，焊料会桥连，体积也小到难以控制。要把连接再密 10 倍、100 倍，就要换一种“不用焊料”的方法，这就是混合键合：两块芯片的表面磨得几乎绝对平，铜对铜、介电层对介电层直接贴合，间距可以做到几微米。

高性能计算

多级凸点并存

一颗 AI 芯片里同时有混合键合（芯片叠芯片）、微凸点（芯片到中介层）、C4（中介层到基板）和 BGA 锡球（基板到主板），每一级各管各的尺度。

HBM 内存

从微凸点走向混合键合

HBM 现在主要用微凸点 + 热压键合（或回流 + 模塑底填）。随着层数增加，据报道 HBM4E 之后的产品有望引入混合键合以降低高度。

微凸点工艺

再挤一挤

无焊料的铜对铜热压、更细的铜柱、预先贴好的非导电胶膜（NCF），都是把微凸点往 20 µm 推的手段。

基板

基板跟不上

凸点越细，基板也要越细。有机基板的线宽难再缩，于是出现了硅中介层、RDL 中介层和玻璃基板。

身边的例子

你每天都在用倒装芯片

身边的例子台式机和笔记本里的 CPU、独立显卡的 GPU 核心、游戏机的主芯片、服务器 CPU 和 AI 加速卡，内部都是倒装芯片。台式机 CPU 那块金属顶盖下面，就是一颗正面朝下的硅芯片，用几千到上万颗凸点焊在基板上。手机里的基带、射频和电源管理芯片，很多是 FCCSP；手机处理器本身也是倒装，只不过常和内存叠在一起。
进阶 · 看得见的“倒装”有些显卡和笔记本 CPU 不加金属顶盖，你能直接看到一块亮晶晶的硅片（叫“裸 die”）。那块镜面般的硅片就是芯片的背面，电路在它的另一面，正朝着下面的基板。

自测一下

1. 为什么说倒装是“面积胜过周长”？

打线的焊盘只能排在芯片四周，数量和边长成正比；倒装的凸点能铺满整个表面，数量和边长的平方成正比。芯片越大，倒装的优势越大。

2. C4 里的“受控塌陷”控制的是什么？

控制焊料熔化后的塌陷范围和高度。焊盘周围有一圈不沾锡的“围堤”，熔锡只能在焊盘上塌，芯片和基板之间就保留了固定的缝隙。

3. 底部填充胶为什么必不可少？

硅和有机基板的热膨胀系数相差五六倍，温度变化时凸点会被反复掰扯，角上的最先开裂。底填胶把三者粘成一体，把应力分摊到整个面上。

4. 铜柱为什么能比锡球排得更密？

铜柱在焊接时不熔化，保持笔直，不会像锡球那样鼓成胖胖的形状；只有顶端的小锡帽熔化，所以相邻凸点可以靠得更近。

5. 为什么凸点不能无限缩小，下一步是什么？

低于约 20 µm 时焊料容易桥连、量难以控制，电迁移也更严重。下一步是不用焊料的混合键合，铜对铜直接贴合，间距可到几微米。

资料来源

延伸阅读

各类凸点间距是公开资料中的典型范围，具体产品差异较大。早期年代与“首个”的说法以引用资料为准，部分史实存在不同说法。

图中尺寸除特别说明外均为示意，不按真实比例。年份与数值为行业常见说法或公开报道，具体以厂商资料为准。 内容更新至 2026-10。