Yiek Heng 的知识空间
首页芯片封装AI 芯片与前沿导入 / 研发中诞生：2020s
AI 芯片与前沿 · 面板 · 玻璃 · 光

面板级封装、玻璃基板与共封装光学·下一代封装的三块拼图

AI 芯片的封装越做越大，碰到了三个硬问题：圆晶圆切不出够大的中介层，有机基板一热就弯，信号一出封装就费电。这一页讲业界的三个答案：方形面板、玻璃芯基板和光。

方形面板把中介层改到方形大板上做，边角不再浪费，一次做得更多。
玻璃芯基板用玻璃代替有机材料做基板的“骨架”，更平、更稳、孔更细。
共封装光学把光模块搬进封装旁边，电信号只走几毫米就变成光。
它为什么诞生

三个痛点，三块拼图

它们分别对应 八大限制 里的尺寸、翘曲和封装外互连。

今天的旗舰 AI 芯片用 CoWoS 一类的 2.5D 封装：计算芯片和 HBM 坐在中介层上，中介层再坐在有机基板上。每一代 GPU 都想放更多芯片、更多 HBM，于是封装从邮票大小涨到了手掌大小。尺寸一大，三个问题同时冒出来。

痛点 解法 圆晶圆不够大 中介层越大，边角浪费越多 有机基板会弯 热胀冷缩和硅不一致 铜线出封装就费电 越快越短，越长越耗电 面板级封装 FOPLP · CoPoS 玻璃芯基板 TGV 玻璃通孔 共封装光学 CPO · 光 I/O 芯粒 换形状 换材料 换介质
← 左右滑动看全图 →
要点：三种技术互相独立，但目标是同一颗芯片：2030 年前后的旗舰 AI 封装很可能三样都用上。
拼图一 · 面板级封装

把圆饼换成方砖

FOPLP（扇出型面板级封装）和台积电的 CoPoS。

为什么诞生：圆晶圆装不下方中介层

芯片制造用的是直径 300 mm 的圆形晶圆，因为单晶硅是像拉面一样从熔液里旋转拉出的圆柱。可封装里的中介层是方的，而且越来越大。在圆上切大方块，就像在圆披萨上切大方饼干：块越大，边上剩下的越多。

面板级封装（PLP，panel-level packaging）的想法很朴素：中介层和扇出封装其实不需要单晶硅那么完美的底板，那就直接在方形的大板子上做。板子可以是玻璃载板或类似印刷电路板的材料，尺寸借用显示屏和 PCB 行业现成的规格。

300 mm 圆晶圆：13 块 利用率约 63%，灰色边角都浪费了 310 × 310 mm 方面板：20 块 利用率约 71%，面积也比晶圆大约 36%
← 左右滑动看全图 →
要点：按约 4 倍光罩（52 × 66 mm）的中介层估算，晶圆边缘留 3 mm、面板留 5 mm，不计切割道，真实数字会略少。中介层越大，方面板的优势越明显；更大的 510 × 515 mm 面板能切约 63 块。

怎么工作：流程和晶圆级扇出差不多，只是“盘子”变方变大

面板级封装沿用了 扇出封装 和 RDL 重布线 的流程：在临时载板上铺芯片或画走线，再用塑封料固定，剥掉载板，最后切成一颗颗封装。区别在于：所有设备（涂胶、曝光、电镀、搬运）都要能处理方形的大板子。

晶圆 310 510×515 600×600 按同一比例画（单位 mm） 300 mm 晶圆：面积约 707 cm²，基准 1× 310 × 310：约 961 cm²，约 1.4× 510 × 515：约 2627 cm²，约 3.7× 600 × 600：约 3600 cm²，约 5.1× 310 规格：台积电 CoPoS 的起步尺寸（据报道） 510 × 515：PCB/载板行业常用，力成、三星等早已采用 600 × 600：日月光等押注的更大面板
← 左右滑动看全图 →
要点：同样一次涂胶、一次搬运，大面板处理的面积是晶圆的几倍，所以单位面积成本有望下降。代价是每块板子都要在几百毫米的范围内保持微米级的平整和对准。

FOPLP 扇出面板

芯片先排在面板上再布线。最早用于电源管理芯片、手表处理器这类中小芯片，成本敏感、线宽要求不高。

CoPoS 面板中介层

台积电的思路：把 CoWoS 里的中介层（RDL 加局部硅桥）改到方形面板上做，再把计算芯片和 HBM 装上去。目标是 AI 大芯片。

玻璃载板

面板工艺常用玻璃做临时“托盘”，平整、透明（可用激光剥离）。注意它和后面要讲的“玻璃芯基板”是两回事。

解决了什么、还差什么

好处

  • 方形面积利用率高，大中介层尤其明显
  • 单块面积是晶圆的 1.4–5 倍，单位面积成本有望下降
  • 突破圆晶圆对中介层尺寸的天花板
  • 可以借用显示面板、PCB 行业的设备和材料基础

难点

  • 翘曲：板子越大，热处理后弯得越厉害，曝光对不准
  • 均匀性：几百毫米范围内电镀厚度、胶厚要一致
  • 细线难：大面积曝光的线宽很难做到晶圆级的 1–2 µm
  • 设备新：方形大板的光刻、检测、搬运设备还在成熟
  • 规格不统一：310、510×515、600×600 各家各选
谁做什么面板尺寸进度（截至 2026 年 10 月，多为报道）
台积电CoPoS：面板版 CoWoS-L310 × 310 起步试产线 2026 年建成（据报道设在龙潭）；量产据报 2028 年底到 2029 年，NVIDIA 被认为是首个客户
日月光 ASEFOPLP，面向 AI/高性能600 × 6002025 年宣布投资面板产线，计划 2025–2026 年试产
三星PLP 扇出（2019 年从三星电机接手）约 500 级已用于手表等移动芯片；正评估用于 AI 与高端封装
力成 PTI扇出面板，较早量产510 × 515已为电源、射频类芯片量产多年
拼图二 · 玻璃芯基板

给基板换一根更直的骨头

基板的“芯”从玻纤环氧树脂换成一整片玻璃。

为什么诞生：有机基板又软又会弯

中介层下面那块绿色或棕色的封装基板，是一种多层电路板。它中间有一层较厚的芯板（core），是玻璃纤维布浸环氧树脂压成的，上下两面再一层层加上 ABF（味之素积层膜，一种绝缘薄膜）和铜线。这种材料统称有机基板。

有机材料便宜好加工，但有两个毛病。第一，受热膨胀得比硅多好几倍（热膨胀系数 CTE：硅约 3，有机芯板约 10–17，单位 ppm/°C），封装越大弯得越厉害。第二，表面不够平，很难画出更细的线、打出更密的孔。AI 封装尺寸翻倍时，这两点都成了瓶颈。

有机芯板像一块夹心饼干，受热会软、会弯；玻璃芯像一块瓷砖，又平又硬，膨胀得也和上面的硅差不多。

有机芯基板（今天） 玻璃芯基板（下一步） 1 2 3 4 机械钻孔粗、间距大（几百 µm） 芯板 CTE 约 10–17，比硅大好几倍 5 6 7 激光加刻蚀打孔：细而密（约 100 µm 以内） 玻璃 CTE 可调到约 3–9，接近硅 剖面示意，不按比例
← 左右滑动看全图 →
  1. 1上方芯片/中介层：硅，CTE 约 3。
  2. 2积层（ABF + 铜线）：负责把细线一层层扇开。
  3. 3有机芯板：玻纤加环氧，提供刚度，但受热膨胀大。
  4. 4镀铜通孔 PTH：机械钻出、内壁镀铜，孔径大。
  5. 5更细的积层：底板平整，线宽线距有望更细。
  6. 6玻璃芯与 TGV：玻璃通孔（through-glass via）先用激光改性再刻蚀成孔，然后填铜。
  7. 7同样的芯片：上方结构不变，变的是下面这根“骨头”。

解决了什么：和有机芯板对比

项目有机芯板（玻纤环氧 + ABF）玻璃芯为什么重要
热膨胀系数约 10–17 ppm/°C，固定约 3–9 ppm/°C，可按配方调越接近硅，翘曲越小，焊点越不容易被拉开
平整度表面起伏较大，大尺寸易弯极平，刚性高平才能曝光出更细的线；Intel 称图形畸变可减少约一半
通孔机械钻孔，孔径约 100 µm 以上TGV 孔径可到数十 µm，更密孔越密，上下连接越多；Intel 称互连密度可提高约 10 倍
高频损耗较高较低高速信号更干净；还可以在玻璃里做光波导
尺寸大封装易翘曲更适合超大封装配合面板工艺，可做到 100 mm 以上的封装
韧性不怕摔脆，怕裂这是玻璃最大的麻烦，见下

它的缺陷

  1. 脆，会裂切割、钻孔、热冲击都可能产生微裂纹，一开始看不见，用一段时间后才扩展成断裂。
  2. 难搬运薄而大的玻璃板在设备之间传送容易碎，整条产线的夹具和机械臂都要重新设计。
  3. 铜和玻璃粘不牢TGV 孔壁很光滑，镀上去的铜容易剥离；铜和玻璃膨胀系数不同，反复热循环会拉扯孔壁。
  4. 可靠性数据少数据中心要求芯片稳定工作多年，玻璃芯需要大量长期测试来证明。
  5. 供应链未成形玻璃配方、打孔设备、检测设备、基板厂产能都还在起步，价格也高。

现状

  1. 2022

    SKC 子公司 Absolics 在美国佐治亚州 Covington 动工建玻璃基板厂。

  2. 2023

    Intel 宣布玻璃芯基板，称将在“本十年后半段”用于高端产品。

  3. 2024

    Absolics 获美国 CHIPS 法案最高约 7500 万美元补助；原定的量产时间一再推迟。

  4. 2025

    多家韩国、日本、台湾厂商（三星电机、LG Innotek、揖斐电等）公布玻璃基板研发或试产计划；有报道称 Intel 调整了自建计划。

  5. 2026

    1 月 Intel 在 NEPCON Japan 展示带 EMIB 硅桥的玻璃芯基板样品；7 月 SKC 称 Absolics 的样品正在台湾做封装级可靠性验证；三星电机与住友化学旗下东友精细化工成立玻璃芯合资公司，目标 2027 年下半年投产（均据报道）。

判断：玻璃芯基板方向基本确定，但还没有进入任何量产商用芯片。比较可能的是 2028–2030 年先用在最大、最贵的 AI 封装上；在那之前，加强环、低 CTE 有机材料仍是主力。
拼图三 · 共封装光学

让信号在封装门口就变成光

CPO（co-packaged optics）：把光收发器从机箱面板搬到芯片旁边。

为什么诞生：铜线越快，跑得越短，越费电

封装内部的连线很短，每传一个比特（bit）只耗零点几皮焦（pJ，万亿分之一焦耳）。可一旦信号要离开封装，去另一颗 GPU 或另一台交换机，就要走铜线。高速电信号在铜里会衰减，速度越高衰减越快，所以芯片里要放专门的 SerDes 电路去“喊”得更响、再在另一端“听”清楚，这很费电。

每条通道的速度从 50G 涨到 100G、200G，被动铜缆能传的距离从几米缩到一米左右。机柜之内还能靠铜，机柜之间只能用光。

01 m2 m3 m4 m 约 5 m约 3 m约 2 m约 1 m 25G / 通道50G100G200G 每条通道的速度（25G 为 NRZ，50G 起为 PAM4），纵轴为被动铜缆大致可用长度
← 左右滑动看全图 →
要点：数字是行业常见的大致范围，具体取决于线径、连接器和芯片。速度翻倍，距离大约减半。NVL72 机柜里的铜缆要尽量短就是这个原因；再往外只能用光纤。

怎么工作：三种把电变成光的位置

光通信的核心零件有四个：激光器（发出稳定的光）、调制器（按 0 和 1 把光“开关”或改变强弱）、光电探测器（把光变回电）和光纤。区别只在于：电信号要先走多远，才遇到这些零件。

① 可插拔光模块（今天的主流） 交换芯片 电信号走主板 15–30 cm 光模块 DSP + 激光 + 光学 优点：坏了能拔下来换；缺点：长电线要靠 DSP 修信号，每比特约 15–20 pJ ② 共封装光学 CPO（交换机已开始用） 交换芯片 光引擎光引擎 外置激光 ELS，可更换 光纤直出 电信号只走几毫米到几厘米，省掉 DSP；每比特约 5 pJ 量级（厂商宣称） ③ 光 I/O 芯粒（研发中，面向 GPU） GPU 光芯粒光芯粒 芯片与芯片之间 直接用光
← 左右滑动看全图 →
要点：从 ① 到 ③，电信号走的路越来越短，光离计算芯片越来越近。② 已经在交换机上商用；③ 把光引擎做成芯粒，和 GPU 放在同一个中介层上，是更远一步。示意图，不按比例。
进阶 · 光引擎里有什么

CPO 的光引擎通常由两颗芯片组成：光子芯片（PIC，在硅上做出波导、调制器和探测器，叫硅光）和电芯片（EIC，负责驱动调制器、放大探测到的信号）。台积电的 COUPE 用 SoIC 混合键合把电芯片直接叠在光子芯片上，连线极短，见 混合键合。

为了在一根光纤里塞更多数据，常用多个颜色（波长）的光同时传输。NVIDIA 选用的微环调制器体积很小，但对温度非常敏感，需要精确的温控电路。

解决了什么：每比特能耗

下面是不同连接方式传一个比特大约要花多少能量。数字来自厂商宣称和行业报告，只看量级。

05101520 pJ/bit 可插拔光模块（含 DSP）线性驱动可插拔 LPO共封装光学 CPO光 I/O 芯粒（目标）封装内芯粒互连 约 15–20约 8–10约 5–6< 5约 0.3–0.5（UCIe 等） 数量级示意；不同厂商、距离、速率差别很大
← 左右滑动看全图 →
要点：NVIDIA 宣称：一个 1.6 Tb/s 端口，可插拔方案约 30 W，CPO 约 9 W，换算约 19 和 6 pJ/bit。省下的电主要来自去掉了 DSP 和长距离电驱动。
算一算：一台交换机的光互连功耗
可插拔（约 19 pJ/bit）—
CPO（约 6 pJ/bit）—
节省—

功率 = 带宽 × 每比特能耗。只算光互连部分，不含交换芯片本身。

它的缺陷

好处

  • 光互连功耗降到原来的约三分之一
  • 电信号路径短，信号更干净，可以不用 DSP
  • 前面板不再塞满光模块，端口密度更高
  • 光纤可以传几十米到几公里，不受铜线距离限制

难点

  • 维修难：光引擎坏了不能单独拔，可能要换整个封装或整块板
  • 激光器怕热：激光器是最容易老化的零件，放在上千瓦的芯片旁边寿命更短
  • 光纤对准：几十根光纤要以微米精度对准芯片，组装慢、良率难
  • 测试难：光和电要一起测，封装前很难确认光引擎完全好
  • 生态：可插拔模块有多家供应商竞争，CPO 容易被一家锁定
一个巧办法：外置激光

既然激光器最怕热、最容易坏，那就别把它放进封装。外置激光源（ELS，external laser source）把激光器做成前面板上可插拔的小模块，用光纤把“空白”的光送进封装，封装里的调制器只负责把数据“印”上去。坏了的激光模块可以直接拔下更换，封装里只剩下比较可靠的硅光器件。

现状：谁在做、做到了哪一步

谁产品 / 技术做什么进度（截至 2026 年 10 月）
博通 BroadcomHumboldt → Bailly → Davisson三代 CPO 以太网交换芯片，25.6 → 51.2 → 102.4 Tb/s2025 年 10 月宣布开始出货第三代 Tomahawk 6 Davisson；称光互连功耗降低约 70%
NVIDIAQuantum-X / Spectrum-X PhotonicsInfiniBand 与以太网 CPO 交换机，光引擎基于台积电 COUPE2025 年 3 月发布；InfiniBand 版计划 2025 年底起供货，以太网版计划 2026 年下半年（以官方为准）
台积电COUPE用 SoIC 把电芯片叠在光子芯片上的光引擎平台据报道 2026 年进入量产；下一代直接集成到 CoWoS 封装里
Ayar LabsTeraPHY + SuperNova光 I/O 芯粒，配多波长外置激光源与多家芯片公司合作验证，面向芯片到芯片的光互连；尚未大规模商用
其他Intel、Marvell、Celestial AI 等光 I/O 芯粒、光互连平台多为样品或合作开发阶段
判断：CPO 先在交换机落地（2025–2027），因为交换芯片端口多、功耗压力大；GPU 本身带光 I/O 预计要到 2028 年前后。机柜内部的短距离连接，铜线还会用很多年。
现状与未来

三块拼图拼在一起：2030 年的 AI 封装

把这一页和前几页讲的技术画进同一颗芯片。

HBMHBM 计算芯片 底层芯片（缓存 / IO） 1 2 3 4 5 6 7 概念示意，综合多家公开路线图，并非某款真实产品；不按比例
← 左右滑动看全图 →
  1. 1液冷冷板，更远期可能把冷却液直接引进芯片内部的微流道。
  2. 23D 叠起来的计算芯片：用 混合键合 叠在缓存/IO 底层芯片上。
  3. 3HBM4E 或更新的内存，层数更多、底层芯片可定制，见 HBM。
  4. 4面板上做的中介层：RDL 加局部硅桥，即 CoPoS 一类方案。
  5. 5光引擎：信号在封装边缘变成光，用光纤离开。
  6. 6玻璃芯基板：TGV 密集穿过，翘曲小、线更细。
  7. 7贴近芯片的供电：封装内稳压器和电容，配合晶圆背面供电。
拼图最早可能的量产时间（预测）先用在哪把握
面板级中介层（CoPoS）2028 年底到 2029 年（据报道）NVIDIA 等旗舰 AI GPU较高台积电已建试产线
玻璃芯基板2027–2030 年最大尺寸的 AI / 服务器封装中等量产时间多次推迟
CPO 交换机已开始（2025–2026）数据中心交换机较高博通、NVIDIA 已发布
GPU 光 I/O约 2028 年以后GPU 之间的高速互连中等可靠性和维修性待验证
更完整的痛点与解法对照表、以及对 SoW-X、背面供电、微流道冷却的预测，见 未来怎么破。
身边的例子 · 自测

这些技术离你有多远

身边的例子

面板：一些智能手表和手机的电源管理芯片，已经是在方形面板上做的扇出封装。电视面板厂用的大块玻璃和这里的玻璃载板来自同一类产业。

玻璃：手机屏幕的盖板玻璃也要解决“薄、大、易碎”的问题，玻璃基板借鉴了很多它的材料技术。

光：家里的光纤宽带，墙上的光猫就是一个“可插拔光模块”的远亲：光进来，在光猫里变成电，再通过网线送到路由器。

1. 为什么大中介层放在方形面板上比放在圆晶圆上划算？

圆形边缘放不下完整的大方块，浪费多；方形面板的形状和中介层一致，利用率高，面积也更大，一次处理更多。

2. 玻璃载板和玻璃芯基板有什么区别？

玻璃载板是工艺中临时用的“托盘”，做完会剥掉；玻璃芯基板是留在成品里的基板“骨架”，带 TGV 玻璃通孔。

3. 玻璃芯基板最大的优点和最大的缺点各是什么？

优点：热膨胀系数接近硅、表面平，翘曲小、能做更细的线和更密的孔。缺点：脆，容易产生微裂纹，搬运和长期可靠性都是难题。

4. 为什么速度越高，铜线能传的距离越短？

高频信号在铜里衰减更快，速度翻倍时衰减大致变严重，可用距离大约减半，需要更耗电的电路去补偿。

5. CPO 为什么能省电？

光引擎贴在芯片旁边，电信号只走几毫米到几厘米，不再需要 DSP 和大功率驱动去推动长电线，每比特能耗降到原来的约三分之一。

6. 外置激光源（ELS）解决了 CPO 的什么问题？

激光器最怕热、最容易老化。把它放到前面板可插拔模块里，远离发热的芯片，坏了也能单独更换，提高了可靠性和可维修性。

资料来源

延伸阅读

  • TrendForce 新闻，2026 年 6 月：台积电 CoPoS 试产线与 310 × 310 mm 规格；DigiTimes 等关于 CoPoS 量产时间（2028 年底至 2029 年）的报道。
  • 日月光、力成、三星关于 FOPLP / PLP 的公开资料与媒体报道（2024–2026）。
  • Intel Newsroom, “Intel Unveils Industry-Leading Glass Substrates”, 2023 年 9 月；TrendForce, 2026 年 1 月 NEPCON Japan 玻璃芯 EMIB 样品报道。
  • Tom’s Hardware, “Glass substrate roadmaps examined”, 2026（Absolics 验证进度、三星电机合资公司）。
  • 美国商务部 CHIPS 计划：Absolics 补助公告（2024）。
  • NVIDIA Newsroom, Spectrum-X Photonics 与 Quantum-X Photonics 发布，GTC 2025 年 3 月。
  • Broadcom 新闻稿, “Tomahawk 6 – Davisson … Co-Packaged Optics”, 2025 年 10 月。
  • 台积电技术论坛资料与 Bits&Chips 2026 年 4 月关于 COUPE 量产的报道。
  • Ayar Labs 官网：TeraPHY 光 I/O 芯粒与 SuperNova 外置光源；OIF 外置激光小型可插拔（ELSFP）规范。
图中尺寸除特别说明外均为示意，不按真实比例。年份与数值为行业常见说法或公开报道，具体以厂商资料为准。 内容更新至 2026-10。