附录
术语词典与资料来源
读资料遇到看不懂的词，回来查这里。最后列出全部资料来源。
附录
术语词典与资料来源
读资料遇到看不懂的词，回来查这里。括号里是本教程讲到它的章节。
基础
- 晶圆Wafer
- 圆形硅片，直径常见 300 mm，上面一次做出几百上千颗芯片。
- 裸片Die
- 从晶圆上切下来、还没封装的单颗芯片。
- 焊盘Pad
- 裸片表面的金属接口，信号和电源从这里进出，间距约 0.05 mm。
- 引线框架Leadframe
- 冲压或蚀刻出来的一片铜，做成芯片的底座和引脚。只有一层金属，没法在里面布线。QFN、QFP 都靠它（见 QFN）。
- 基板Substrate
- 封装里的“迷你电路板”，有多层走线，BGA 和 SiP 都靠它（见 BGA）。
- 打线Wire Bonding
- 用金线或铜线把芯片焊盘和引脚连起来，最传统、最便宜的连接方式。
- 倒装Flip-Chip
- 把芯片翻过来，用表面的凸点直接焊到基板上，连接更多更短。
- 凸点Bump
- 芯片表面的小金属球或柱，倒装时用来连接。C4 凸点间距约 150 µm，微凸点（µbump）约 40 µm。
- 节距Pitch
- 相邻两个引脚、焊点或锡球中心之间的距离。
- I/O
- 输入/输出，这里泛指芯片需要对外连接的引脚数量。
- 回流焊Reflow
- 电路板涂锡膏、贴好元件后过加热炉，锡熔化再凝固完成焊接。
- 底部填充Underfill
- 灌进芯片和基板缝隙的胶，分担热胀冷缩造成的应力，防止焊点开裂。
- 散热焊盘Exposed Pad / EP
- QFN 底部中央的大铜片，焊到电路板上散热和接地。
- 可湿侧翼Wettable Flank
- 让焊锡爬上 QFN 引脚侧面的设计，方便光学检测，汽车电子常用。
- 枕头效应Head-in-Pillow
- BGA 焊接缺陷：锡球和锡膏只是“靠在一起”没真正熔合，是一种隐蔽的虚焊。
- CSP / WLCSP
- 芯片级封装 / 晶圆级芯片尺寸封装，封装几乎和裸片一样大。WLCSP 是最典型的扇入型 RDL 封装。
- PoP
- 叠层封装，两个封装上下叠焊，常见于手机处理器 + 内存（见 A20 Pro）。
- SiP
- 系统级封装，多颗芯片加被动元件封在一个封装里（见 SiP）。
RDL
- 重布线层RDL
- 在芯片或塑封料表面额外做的细铜线层，把接口重新安排到新位置（见 RDL）。
- 聚酰亚胺PI / PBO
- RDL 层间的有机绝缘材料，像一层塑料膜，也能缓冲应力。
- 种子层Seed layer
- 溅射上去的极薄钛加铜，给电镀导电用（见 RDL 工艺）。
- UBM
- 凸点下金属层，让锡球焊得牢，并阻挡锡和铜互相扩散。
- 扇入 / 扇出Fan-in / Fan-out
- RDL 走线往芯片里面张开（锡球全在芯片范围内）叫扇入；越过芯片边缘往外张开叫扇出（见 扇入 · 扇出）。广义上，“把密集的连接摊开”也统称扇出。
- 重构晶圆Reconstituted wafer
- 把切好的芯片拉开间距重新排好，再用塑封料粘成的“新晶圆”，扇出封装的地基。
- TIV
- 穿过塑封料的铜柱，InFO-PoP 和 CoWoS-L 用它做上下连接。
- InFO / WMCM
- 台积电的扇出封装。InFO-PoP 把 DRAM 叠在处理器上；WMCM 把处理器和 DRAM 平铺在同一片塑封料里（见 A20 Pro）。
- 中心焊盘Center pad
- DRAM 典型的焊盘布局，排在芯片中轴线上（见 QFN 内置 DRAM）。
- 线宽 / 线距L/S
- 走线的宽度和走线之间的间隔，衡量 RDL 精细程度的主要指标（见 RDL 演进）。
先进封装与 CoWoS
- 中介层Interposer
- 夹在芯片和基板之间、专门负责高密度连线的一层，可以用硅或 RDL 做（第 11、18 章）。
- 硅通孔TSV
- 竖着打穿硅片、填满铜的导电孔，让信号和电上下穿行。
- CoWoS
- Chip on Wafer on Substrate，台积电的 2.5D 封装，分 S、R、L 三个版本（见 CoWoS）。
- 局部硅互连LSI
- CoWoS-L 里埋在 RDL 中的小块硅桥，只放在需要密集连线的地方。
- 光罩Reticle
- 光刻一次能曝光的最大面积，约 26×33 mm，决定了单颗裸片的上限。
- 芯粒Chiplet
- 把一个大芯片拆成多个小芯片分别制造，再封装到一起。
- KGD
- Known Good Die，封装前就测试确认是好的裸片。多芯片封装特别依赖它。
- HBM
- 高带宽内存：多层 DRAM 用 TSV 垂直堆叠，底部有上千根数据线，紧贴 GPU 放在中介层上（见 HBM）。
- Base die
- HBM 最底层的逻辑芯片，负责对外接口；HBM4 起可由客户定制。
- MR-MUF / TC-NCF
- HBM 层间粘合与填充的两种工艺，前者为 SK 海力士主力，后者为三星、美光主力。
- 混合键合Hybrid Bonding
- 不用焊锡，让两片芯片的铜触点和绝缘层直接键合，间距可到几微米。
- SerDes
- 串行器/解串器，把并行数据变成少量线上的高速串行信号，用于长距离传输（见 SerDes 与 UCIe）。
- NRZ / PAM4
- 两种信号编码：NRZ 两个电平每符号 1 bit，PAM4 四个电平每符号 2 bit。
- CDR / FEC
- 时钟数据恢复 / 前向纠错：接收端从数据里还原时钟，以及靠多传校验数据自行纠错。
- UCIe / D2D
- 通用芯粒互连标准 / 同一封装内裸片之间的连接。
- pJ/bit
- 每传 1 bit 消耗的能量（皮焦），衡量互连效率的核心指标。
- 热膨胀系数CTE
- 材料受热膨胀的比例。不同材料 CTE 不匹配会导致翘曲（见 八大限制）。
- CoPoS
- Chip-on-Panel-on-Substrate，把 CoWoS 的圆晶圆换成方形面板（见 未来预测）。
- CPO
- 共封装光学，把光收发引擎放进芯片封装里。
- OSAT
- 专业封装测试代工厂，如日月光、Amkor。
资料来源
- 台积电 3DFabric / CoWoS 技术介绍及历年技术研讨会公开资料（CoWoS-S/R/L 结构、5.5×/9× 光罩路线图、SoW-X、COUPE）
- NVIDIA 官方 B200 / Blackwell 规格（2080 亿晶体管、10 TB/s 裸片互连、192 GB HBM3E、8 TB/s）
- TrendForce：CoWoS 产能与 CoPoS 进度报道（2026）
- KGI：TSMC 研究报告（2026 年 3 月）
- DIGITIMES：CoWoS 客户分配报道（2025 年 12 月）
- Hardware Busters：转述 SemiAnalysis 关于 Rubin Ultra 改为双裸片的报道（2026 年 6 月）
- Igor's Lab：Rubin 平台与 CoWoS-L
- MacRumors：A20 Pro 改用 WMCM 的泄露图（2026 年 6 月）
- AppleInsider：A20 Pro 封装与散热（2026 年 6 月）
- TechTimes：转述 TechInsights 对 iPhone 18 Pro 的初步拆解（2026 年 9 月）
- Wccftech：标准版 A20 可能不采用 WMCM