一张地图·看懂芯片封装
芯片封装六十年，所有技术其实都在回答同一个问题：怎么把越来越多的线、越来越短地连起来。这一页先给你一张全景地图，再告诉你从哪里开始读。
封装就是芯片的“转接头”
芯片太小、太脆、接口太细，电路板接不上；封装负责保护它、把它接出来、帮它散热。
你可以把芯片（也叫裸片，一小块刻满电路的硅）想成一座城市，城里有几百亿个开关，叫晶体管。城市要和外面交换数据、接入电力，就得修出城的路。封装就是这些路和城墙：把城里细如发丝的小路，一级一级接到外面宽阔的大路上。
修路有三种思路，正好对应地图上的三个时代：
六十年，五条路线，31 个站点
横轴是年份，每一行是一条技术路线。圆点颜色表示这项技术今天的状态，点一下就能进入对应页面。
全部显示全部 31 个站点。点上面的按钮，只高亮你关心的那一类。
每项技术：为什么生、哪里痛、去了哪
20 个页面的一句话档案。宽表格在手机上可以左右滑动。
| 技术 | 诞生 | 为什么诞生（解决什么问题） | 缺陷 | 现在怎样（退役或未来） | 状态 |
|---|---|---|---|---|---|
| 入门 | |||||
| 为什么封装 | 1960s | 裸片太脆、焊盘太小、热量出不去 | — | 所有芯片都需要 | 基础概念 |
| 进化史 | 1960s–今 | I/O 数量指数增长 | — | — | 基础概念 |
| 传统封装 | |||||
| DIP · QFP | 1964 / 1980s | 让芯片能被焊到电路板上，能手工装配 | 引脚只能排在边上，占地大、引线长 | DIP 基本退役；QFP 在 MCU、工控中仍常见 | 逐步被替代 |
| 打线键合 | 1950s | 把芯片焊盘连到引脚或基板 | 只能从芯片四周引出，线有电感，速度和数量受限 | 仍是出货量最大的连接方式，高端被倒装取代 | 主流在用 |
| QFN | 1990s 末 | QFP 太大、引线太长、散热差 | 引脚只在四周，焊点不好检查 | 出货量主力，持续演进 | 主流在用 |
| BGA | 约 1990 | 引脚太多，四周排不下 | 焊点藏在底下，返修难，需要基板 | CPU/GPU/手机芯片的标准形态 | 主流在用 |
| 倒装 · 凸点 | 1964（IBM C4） | 打线只能走四周、路径太长 | 热应力大，需要底部填充；凸点间距难再缩小 | 高性能芯片标配，最细一级正被混合键合接替 | 主流在用 |
| SiP | 1980s MCM / 2010s 普及 | 一颗 SoC 装不下整个系统 | 设计复杂、散热难、一坏全坏 | 可穿戴、射频模组、AI 芯片持续增长 | 快速增长 |
| PoP 叠层 | 2000s 中期 | 手机主板面积不够 | 热量叠在一起、互连受边缘焊球数量限制 | 旗舰手机开始转向并排的 WMCM | 逐步被替代 |
| 晶圆级与 RDL | |||||
| RDL 重布线 | 1990s | 焊盘位置、间距、顺序不合适 | 线宽受限于有机材料与对准精度 | WLCSP、扇出、中介层的共同基础 | 主流在用 |
| 扇入 · 扇出 | 1990s / 2009 | 芯片太小放不下足够多的锡球 | 扇出有翘曲、芯片偏移问题 | 手机 SoC 与多芯片模组主流 | 主流在用 |
| 先进封装 2.5D / 3D | |||||
| 中介层 2.5D | 2011 | 芯片之间要连上万根线，基板走不下 | 贵、尺寸受圆晶圆限制 | AI 芯片标配 | 快速增长 |
| CoWoS | 2011 | 让多颗芯片和 HBM 像一颗芯片一样互连 | 产能紧、翘曲、尺寸上限 | CoWoS-L 放大中，2029 起向面板 CoPoS 过渡 | 快速增长 |
| HBM | 2013 标准 / 2015 量产 | 内存带宽跟不上算力 | 贵、热、难测、只有三家能做 | HBM4 量产，底层芯片走向定制 | 快速增长 |
| 3D · 混合键合 | 2000s TSV / 2022 量产混合键合 | 2.5D 的“海岸线”不够、距离还是太长 | 对洁净度和平整度要求极高，散热更难 | 旗舰 GPU/CPU 正在普及“先 3D 再 2.5D” | 导入 / 研发中 |
| SerDes · UCIe | 2022（UCIe） | 不同公司的芯粒没法拼在一起 | 旗舰仍用私有接口 | 定制 ASIC 中先普及 | 快速增长 |
| AI 芯片与前沿 | |||||
| AI 芯片入门 | 2012 起 | CPU 算矩阵乘法太慢太费电 | 功耗、内存带宽、成本 | 数据中心与手机都在加码 | 快速增长 |
| 面板 · 玻璃 · 光 | 2020s | 尺寸、翘曲、封装外互连的能耗 | 供应链未成熟、良率与可靠性待验证 | 2027–2030 年陆续导入高端产品 | 导入 / 研发中 |
| 晶体管 · 制程 | 1947 / 2011 FinFET / 2025 GAA | 晶体管越小越漏电 | 每代成本暴涨、提升放缓 | N2 纳米片量产，A16 背面供电接力 | 基础概念 |
| A20 Pro 实例 | |||||
| A20 Pro | 2026 | 手机芯片越来越热、内存带宽不够 | 占板面积更大、成本更高 | 苹果旗舰芯片的新封装路线 | 快速增长 |
打线只能走四周，于是有了倒装；倒装的凸点缩不下去，于是有了混合键合；有机基板走不下上万根线，于是有了硅中介层；圆晶圆装不下越来越大的中介层，于是有了方形面板。
连接间距缩小几千倍，密度提高上百万倍
把所有技术串起来的那根线，就是“两个相邻连接点之间的距离”，行话叫节距（pitch）。
节距越小，同样大小的地方就能放下越多的连接。面阵排布时，节距缩小 10 倍，单位面积的连接数就多 100 倍。下面两张条形图用对数刻度：每一格相差 10 倍，否则最小的那根条根本看不见。
不用从头读到尾，挑一条路线就好
每条路线都假设你没有任何半导体基础。
完全小白版
只想知道“封装是什么、为什么现在这么火”。
想看懂 AI 芯片新闻
新闻里的 CoWoS、HBM、产能瓶颈到底是什么。
三个小习惯
- 先看图，再看字每页都有剖面图和对比图，图下的说明比正文更浓缩。
- 遇到生词查词典所有术语都收在 术语词典，第一次出现时也会用一句大白话解释。
- 每页末尾做自测点开问题先自己想，再看答案。答得出来，就可以进下一页。
每个技术页都按同一顺序写：它为什么诞生、怎么工作、解决了什么、有什么缺陷、现在怎样、身边的例子、自测题、资料来源。熟悉之后，你可以直接跳到想看的那一节。
先试试：三道热身题
1. 为什么不能把裸片直接焊到电路板上？
裸片很脆，焊盘只有几十微米，比电路板能做的最细焊点小十倍以上，而且热量需要通道散出去。所以需要封装来保护、转接、散热。详见 为什么封装。
2. 引脚从“四条边”搬到“整个底面”，为什么连接数能多那么多？
边上的位置随边长增长，面上的位置随边长的平方增长。边长 10 mm、间距 0.5 mm 时，四条边约 80 个位置，整个面约 400 个。这就是 BGA 的思路。
本页数据从哪来
- IEEE Heterogeneous Integration Roadmap（HIR），各章节距与互连密度趋势。
- IBM Journal of Research and Development 关于 C4 倒装（1960s）的历史文献。
- 台积电技术研讨会资料：CoWoS、InFO、SoIC、CoPoS 路线（2023–2026，据公开报道）。
- JEDEC HBM 系列标准（JESD235 / JESD238）；UCIe 联盟 1.0–2.0 规范公开摘要。
- AMD 3D V-Cache 公开资料（2022 年混合键合量产）；Yole Group 先进封装市场报告摘要。
- 苹果 A 系列封装形式与 A20 Pro 采用 N2、WMCM 的信息来自拆解报告与供应链报道，属“据报道”。