Intel 对 AMD·x86 的下一个十年
前六页讲了 CPU 怎么工作、两家怎么一路打过来。这一页把两家摆在一起比一比，教你看懂型号，再看 x86 面对 ARM 和 RISC-V 的挑战怎么回应，最后给出 2030 年前的时间表和整个系列的学习路线。
Intel 自己造，AMD 交给台积电造
同样卖 x86 处理器，两家公司的“生意模型”完全不同。
做一颗芯片要四步：设计（画电路图）、制造（在晶圆厂里把电路刻到硅片上）、封装测试（把裸片装进外壳、接上引脚，详见 芯片为什么要封装）、销售。
IDM（Integrated Device Manufacturer，整合元件制造商）：四步全由自己做。Intel 从 1968 年成立起就是这样。好处是设计和工艺可以一起调，坏处是建一座先进晶圆厂要花一两百亿美元，工艺一旦延误，产品全部跟着延误。Intel 的 10 nm 工艺从原计划 2016 年拖到约 2019 年才真正量产，就是这种风险的代价。
Fabless（无晶圆厂）：只做设计，制造交给代工厂（Foundry），主要是台积电。AMD 原本也有工厂，但 2000 年代后期亏损严重，2009 年把工厂拆出去，成立了格芯（GlobalFoundries）。2018 年格芯放弃 7 nm 研发，AMD 转向台积电，从此搭上了台积电工艺领先的快车。
- 1IDM：设计、制造、封装、销售一条龙。2021 年起 Intel 的“IDM 2.0”还要替别的公司代工。
- 2Intel 也外包：Meteor Lake 起，部分 tile（芯片块）交台积电造；Lunar Lake、Arrow Lake 的计算 tile 用的是台积电 N3B。
- 3代工厂：只替别人造芯片的工厂。台积电 1987 年成立，开创了这种模式。
- 42009 年分拆：AMD 卸下建厂的重担，换来跟着台积电一起进步。代价是产能要和苹果、英伟达抢。
IDM 的好处
- 工艺和设计可以一起优化。
- 产能自己说了算，不用排队。
- 可以替别人代工，多一门生意。
- 被视为国家供应链安全的一部分（2025 年美国政府入股约 10%）。
IDM 的代价
- 建厂极贵，一代工艺要几百亿美元研发和设备。
- 工艺一延误，所有产品一起延误（14 nm 拖了五六年）。
- Intel 表示 14A 是否推进，取决于能否拿到外部客户（2025 年）。
同样是拼芯片，两家拼法不一样
大芯片越来越难造，两家都改成“把几块小芯片拼在一起”。拼的工具和思路各有偏好。
为什么要拼？一颗芯片面积越大，越容易碰上一个瑕疵整颗报废（良率问题，详见 三堵墙）；而且 CPU 里的输入输出电路、缓存在最新工艺上缩不太动，用最贵的工艺做它们很浪费。于是把芯片拆成几块，各用合适的工艺，再在封装里连起来。AMD 叫它芯粒（chiplet），Intel 叫它 tile（瓦片），本质一样。
不同在于“怎么连”。Intel 偏爱硅对硅的高密度连接：Foveros 把小芯片叠在一块底座芯片上（3D），EMIB 在基板里埋一小块硅桥连接相邻芯片（2.5D）。AMD 的桌面和服务器 CPU 则把芯粒并排放在普通有机基板上，用基板里的走线连接（AMD 叫 Infinity Fabric），便宜、成熟；需要叠缓存时，再用台积电的 SoIC 混合键合。
核心：两种“大小搭配”
手机芯片早在 2011 年就用 ARM 的 big.LITTLE：大核干重活，小核干杂活省电。Intel 2021 年在 Alder Lake 上引入同样的思路：P 核（Performance，性能核）和 E 核（Efficient，能效核）。两种核是两套完全不同的设计。AMD 的做法是 Zen c 紧凑核：同一套电路设计，用更紧凑的版图重新排一遍，缓存少一点、最高频率低一点，面积小很多。
这里的 IPC（Instructions Per Clock）指每个时钟周期能完成多少条指令，可以理解为“每一步迈多大”。Zen 5 和 Zen 5c 的 IPC 相同，只是“步频”上限不同；Intel 的 P 核和 E 核 IPC 不同。
- 1P 核：宽而深的大核，单线程性能强。Lunar Lake、Arrow Lake 起去掉了超线程。
- 2E 核：Intel 口径，Alder Lake 时 4 个 E 核约等于 1 个 P 核的面积，适合多线程和后台任务。
- 3Thread Director：Intel 在芯片里加的“调度提示”，告诉操作系统哪个任务该放到哪种核上。早期 Windows 10 上调度不理想。
- 4Zen c：2023 年随 EPYC Bergamo 首发，现在也用在笔记本芯片（如 Ryzen AI 300）里和大核混搭。
- 5好处：指令能力完全一样，软件和调度器几乎不用区别对待。
| 对比项 | Intel | AMD |
|---|---|---|
| 生意模型 | IDM：自建工厂，同时开展代工（Intel Foundry）；部分 tile 外包台积电 | 无晶圆厂：制造全交台积电，2009 年起 |
| 2026 年最新工艺 | Intel 18A（Panther Lake，RibbonFET 环栅 + PowerVia 背面供电） | 台积电 N2（EPYC Venice，Zen 6） |
| 拆芯片的叫法 | tile | 芯粒（CCD 计算芯粒 + IOD 输入输出芯粒） |
| 主要封装 | Foveros（3D）、EMIB（2.5D 硅桥）、Foveros Direct（混合键合） | 有机基板并排放芯粒；SoIC 叠缓存；MI300 用 CoWoS |
| 核心搭配 | P 核 + E 核（+ 低功耗 E 核），两种设计 | Zen + Zen c，同一设计两种排布 |
| 超线程（SMT） | 新一代客户端 P 核取消 | 保留 |
| AVX-512 | 消费级 Alder Lake 起不支持，等 AVX10 统一 | Zen 4 起支持（Zen 5 桌面为完整 512 位通路） |
| 桌面插槽 | 约两代一换：LGA1700 → LGA1851 → LGA1954（计划） | 寿命长：AM4 用了约 5 年以上，AM5 从 2022 年起 |
| 服务器旗舰 | Xeon 6（P 核版与 E 核版分开），Clearwater Forest、Diamond Rapids 在后 | EPYC 9005（最多 192 核），Venice 据报道最多 256 核 |
i7、Ultra 7、Ryzen 7：型号里藏着什么
型号像一串密码。拆开看，每一段都有固定意思。
Intel 2008 年起用 Core i3/i5/i7（2017 年加 i9），数字越大档次越高。2023 年底 Meteor Lake 起改名 Core Ultra 5/7/9，去掉了“i”。AMD 2017 年的 Ryzen 一开始就照着 Intel 的档次起名：Ryzen 3/5/7/9 大致对标 i3/i5/i7/i9。
- 1品牌：Core Ultra（旧称 Core i）、Ryzen；笔记本还有 Ryzen AI。
- 2档次：5、7、9，类似“标准版、高配版、旗舰版”。
- 3代 / 系列：Intel 的 2 表示 200 系列；AMD 的 9 表示 9000 系列。先看它，它决定用的是哪一代核心。
- 4型号：同一代里的位置，越大一般越强。
- 5后缀：用途和特性，K 可超频，X3D 叠缓存，H/U 是笔记本。见下表。
旧命名的最后一代桌面 Core i：i7 是档次，14 是第 14 代，700 是同代里的位置。工艺 Intel 7，插槽 LGA1700。2024 年第 13、14 代被发现部分芯片因电压偏高逐渐不稳定，Intel 发布了微码更新修复。
| 后缀 | 厂商 | 意思 | 例子 |
|---|---|---|---|
| K | Intel | 不锁倍频，可以超频 | Core Ultra 9 285K |
| F / KF | Intel | 没有核显，必须配独立显卡 | Core i5-14400F |
| H / HX | 两家 | 高性能笔记本；HX 功耗更高，接近桌面芯片 | Core Ultra X9 388H、Ryzen 9 9955HX |
| U | 两家 | 低功耗轻薄本，续航优先 | Ryzen 5 7520U |
| V | Intel | Lunar Lake 轻薄本，内存在封装里 | Core Ultra 7 258V |
| X | AMD | 桌面高频版；不带 X 的通常更省电、更便宜 | Ryzen 7 9700X |
| X3D | AMD | 叠了 3D V-Cache，游戏强 | Ryzen 7 9800X3D |
| G | AMD | 桌面版带较强核显（APU） | Ryzen 7 8700G |
- 先看代，再看档次新一代的 5 档，常常打平甚至超过老两代的 7 档。
- 按用途挑游戏看单核和缓存（X3D 很吃香）；剪辑、编译看核数；轻薄本看能效和续航。
- 同一颗芯片，不同笔记本差很多厂商给的功耗上限和散热决定实际性能，要看整机评测。
- 看平台寿命AMD 表示 AM5 至少支持到 2027 年；Intel 插槽通常两代一换，升级要连主板一起换。
- ARM 笔记本先查软件大多数 x86 程序能转译运行，但部分游戏反作弊、驱动和专业插件可能不支持。
ARM 为什么更省电
2020 年苹果 M1 笔记本一出，续航和性能同时领先，x86 阵营第一次感到真正的压力。
指令集（ISA，Instruction Set Architecture）是 CPU 能听懂的“命令清单”，就像一门语言的词典和语法（入门见 CPU 入门）。x86 是 Intel 1978 年定下的，ARM 是英国 Acorn 公司 1985 年为低功耗电脑设计的，后来成了手机的标准语言。
ARM 公司自己不卖芯片，只卖“指令集授权”和现成的核心设计。苹果、高通、亚马逊、英伟达买了授权，自己设计芯片。2018 年 AWS 推出 Graviton 服务器芯片；2020 年苹果 M1 让 Mac 全面换成自研 ARM 芯片；2023 年英伟达把 Grace ARM CPU 和 GPU 放在一起卖；2024 年高通骁龙 X Elite 笔记本上市，Windows 也正式进入 ARM 时代。
原因一：指令长度固定，译码简单
CPU 拿到程序后，第一步要“译码”：把一串字节切成一条条指令，再翻译成内部能执行的小操作（µop，微操作）。x86 一条指令可以是 1 到 15 个字节，长短不一；ARM 的 64 位指令一律 4 个字节。
- 1变长指令：省内存（常用指令短），但切分是串行的，同时译很多条需要额外的“猜长度”电路。
- 2定长指令：苹果 M1 的大核一个周期可以译 8 条，电路相对简单。
- 3µop 缓存：Intel 2011 年 Sandy Bridge 引入，AMD Zen 也有（见 让 CPU 变快的十个发明）。今天 x86 大核也能做到每周期 6 到 8 条。
原因二：整颗芯片为电池而生
ARM 在手机上磨了二十多年低功耗设计：空闲时把不用的电路彻底关电、频率随负载精细调节。苹果把这一套搬到笔记本，再加上 SoC（System on Chip，片上系统）：CPU、GPU、NPU（神经网络处理器）、视频编解码都做在一颗芯片上，内存直接放进封装，大家共用一块内存。
- 1分开放：CPU 和显卡各有各的内存，数据通过主板上的 PCIe 通道搬运。好处是能单独升级。
- 2SoC：一颗芯片里集成多种处理器，彼此距离只有几毫米。
- 3封装内内存：苹果 M 系列 2020 年起这样做，Intel Lunar Lake 2024 年也跟进。代价是不能加内存。
原因三：工艺与设计目标
M1 是首批用台积电 5 nm 的电脑芯片，比当时 Intel 笔记本用的工艺先进一代多。苹果的大核做得很“宽”（一次处理很多条指令），频率只有约 3.2 GHz，同样性能下电压低，更省电。
那么，指令集到底重不重要？
有一派观点认为：指令集并不决定一切。2013 年威斯康星大学的研究（Blem 等，HPCA 2013）比较了同时期的 ARM 和 x86 芯片，结论是性能和功耗的差别主要来自微架构和设计目标，而不是指令集本身。今天 x86 的译码电路只占大核功耗的一小部分。2024 年 Intel Lunar Lake 用上封装内内存、去掉超线程、专攻低功耗，轻薄本续航已经和骁龙 X Elite 处于同一水平（据多家评测）。
反过来，ARM 也有缺点：x86 程序要靠转译层运行（苹果 Rosetta 2、微软 Prism），会损失一些性能；部分游戏的反作弊程序、老驱动、专业插件不支持；各家 ARM 芯片差异大，软件适配成本高。
RISC-V：谁都能用的开放指令集
x86 只有两家能做，ARM 要交授权费，RISC-V 免费公开。
为什么诞生：2010 年，加州大学伯克利分校的 Krste Asanović、David Patterson 等人要做研究和教学，发现现有指令集要么不许用（x86），要么要授权费、不许随便改（ARM）。他们干脆自己设计了一套简洁的 RISC 指令集，并公开给所有人免费使用。
解决了什么：不用交授权费；可以自己加指令（比如专门给 AI 用的扩展）；不受单一公司控制，各国都愿意投入。今天它已经大量用在单片机、存储控制器、各种芯片内部的“管理小核”里。英伟达表示其 GPU 里已经出货了约 10 亿个 RISC-V 核心（2024 年）。
缺陷：可选扩展太多，容易“各说各话”，同一个程序不一定能在两颗 RISC-V 芯片上跑；高性能核心起步晚；电脑和服务器的软件生态远不如 x86 和 ARM。2024 年批准的 RVA23 规范规定了“能跑通用操作系统的 RISC-V 必须支持哪些扩展”，就是为了解决碎片化。
未来：在嵌入式、AI 加速器内部的控制核心里会继续扩张；在 PC 和服务器上，第一批符合 RVA23 的高性能芯片据报道在 2026–2027 年出现，真正挑战 x86 还需要很多年。
- 1x86：授权来自 1980 年代的历史协议（见 x86 五十年），外人基本进不来。
- 2ARM：卖“菜谱”收版税。2022 年起 Arm 与高通就授权打过官司，说明授权本身也有风险。
- 3RISC-V：像开源软件，规范由 RISC-V International（总部在瑞士）维护。
给五十岁的指令集做加法和减法
老对手握手：2024 年 10 月，Intel 和 AMD 一起成立 x86 生态顾问组。
x86 最大的财富是“老程序都能跑”，最大的包袱也是这个。1978 年的 8086 是 16 位，1985 年的 386 扩到 32 位，2003 年 AMD64 扩到 64 位，每次都把旧模式原样保留。今天的电脑开机时，CPU 仍先以 16 位“实模式”醒来，再一层层切换上去。
过去两家各加各的新指令，程序员很头疼：同一个功能要为 Intel 和 AMD 写两份。2024 年 10 月，两家和微软、谷歌、Meta、戴尔、联想、惠普、博通、甲骨文、Red Hat 等公司，以及 Linux 之父 Linus Torvalds 一起成立了 x86 生态顾问组（x86 Ecosystem Advisory Group），目标是新指令统一设计、统一实现。据 2025 年 10 月的公告，双方已同意统一支持 FRED、AVX10、ChkTag（内存标签，帮助抓内存错误）和 ACE（矩阵运算扩展）。
- 116 位实模式：1978 年的老规矩，今天只在开机一瞬间用到，但电路和验证工作一直要背着。
- 2逐层切换：固件和操作系统要一步步把 CPU 从 16 位切到 64 位，流程复杂，也是安全漏洞的藏身处。
- 3X86S：Intel 2023 年提出去掉 16 位和 32 位内核模式，2024 年底据报道在听取生态意见后放弃。
- 4APX：Intel 2023 年公布。新增 16 个寄存器，指令还能多写一个“结果放哪”的位置，少做无用的搬运。
AVX10
为什么：AVX-512（一次算 512 位数据的向量指令）在 Intel 消费级芯片上因为 E 核不支持被关掉，版本又碎成十几个子集。解决：用一个版本号统一。缺陷：方案几经修改，2025 年才定为所有核都支持 512 位。去向：两家都同意支持，Nova Lake、Diamond Rapids 等据报道将带 AVX10.2。
APX
为什么：x86-64 只有 16 个通用寄存器，ARM64 有 31 个，x86 程序常要把数据暂存到内存。解决：翻倍到 32 个，减少内存读写。缺陷：指令编码变长，代码体积会增大；要重新编译。去向：据报道 2026–2027 年的新芯片开始支持。
FRED
为什么：x86 处理中断和异常的方式来自 1980 年代，边角情况多、容易出安全漏洞。解决：换一套干净、快速的事件投递机制。缺陷：操作系统要改（Linux 2024 年 6.9 版加入）。去向：据报道 Panther Lake 一代起开始支持，两家统一。
X86S
为什么：想砍掉 16 位和 32 位内核模式，让芯片和固件更简单。解决：开机直接进 64 位。缺陷：会让一些老系统、老虚拟机、老工具无法运行。去向：Intel 放弃，改为在顾问组里和 AMD 商量更温和的清理方式。
x86 像一座不断扩建的老房子：每次加盖新楼层，旧楼梯一级都不拆。住着方便（老家具都放得下），但维修费越来越高。X86S 想把底层楼梯拆掉，邻居们（软件厂商）不同意；于是改成两家房东一起商量，新楼层按同一张图纸盖。
下一代 CPU 会长成什么样
晶体管、供电、缓存、内存、加速器、互连，几条线同时在变。
把今天已经量产或公布的技术拼到一起，可以画出一颗“2028 年前后的高端 CPU”大概的样子。下图不是任何一款真实产品，而是把趋势画在同一张剖面里。
GAA 环栅晶体管
为什么：FinFET 缩到 3 nm 一代后漏电又压不住。解决：栅极四面包住沟道。缺陷：工艺步骤多、贵。现状：Intel 18A（RibbonFET）用于 Panther Lake；台积电 N2 用于 AMD Venice。下一步是把 n 管、p 管叠起来的 CFET。
背面供电
为什么：正面的电源线和信号线抢地方，电压一路掉。解决：电源从背面直通晶体管。Intel 测试芯片据其数据频率提升约 6%。缺陷：晶体管层被夹在中间，散热和调试更难。未来：台积电 A16 计划 2026 年下半年量产。
3D 堆叠缓存
为什么：SRAM 缓存在新工艺上几乎缩不动，又特别占面积。解决：把缓存做成单独一层叠上去。缺陷：成本高，第一代挡在核心上方影响散热和频率。未来：AMD X3D 持续，Intel Clearwater Forest 把缓存放在底座里，据报道 Nova Lake 也会推出大缓存版本。
内存放进封装
为什么：内存条离 CPU 远，又慢又耗电。解决：LPDDR 内存直接封进处理器旁边。缺陷：不能升级；芯片厂要采购内存，利润变薄。Intel 表示 Lunar Lake 之后主流产品不再这样做。未来：苹果坚持；PC 上更多用板载焊死内存或 LPCAMM2 模组折中。
NPU
为什么：用 CPU 或 GPU 跑语音降噪、背景虚化等 AI 小任务太费电。解决：专用矩阵引擎，省电。微软 Copilot+ PC 要求 40 TOPS（每秒 40 万亿次运算）以上。缺陷：能用上 NPU 的软件还不多。未来：算力继续提升，和 GPU 分工。
UCIe 与 CPO
为什么：各家芯粒接口互不相通；芯片间铜线又耗电。解决：UCIe 统一芯粒接口（2025 年 3.0 版最高 64 GT/s）；CPO 用光走更远。缺陷：旗舰产品仍爱用私有接口；光器件良率和维修是难题。未来：先在数据中心普及。
2026 到 2030：路线图与预测
实线是已发布的，虚线是厂商计划或媒体报道，橙色虚线是本页的预测。
本页的预测（不是厂商承诺）
- 2027
预测：Intel 18A 与台积电 N2 两种环栅工艺在桌面和笔记本上正面对决，胜负更多取决于良率和产能，而不是纸面参数。
- 2028
预测：背面供电从 Intel 一家扩展到台积电 A16 的客户；高端 CPU 普遍把缓存做成独立的 3D 层。
- 2028
预测：两家的新指令（AVX10、APX、FRED）在顾问组框架下同步落地，编译器默认开启，x86 软件开始受益。
- 2030
预测：x86 仍占 PC 和企业服务器的多数，但 ARM 在云数据中心和轻薄本的份额继续上升；RISC-V 在嵌入式和 AI 芯片内部的控制核心里普及。
- 2030
预测：“哪种指令集”越来越不重要，“怎么封装、能效多少、软件生态好不好”越来越重要。一颗 CPU 里可能同时有多家公司的芯粒。
一张表收尾，再给一条学习路线
本页出现过的技术，按“诞生、解决什么、缺陷、去向”四件事排好。
| 技术 | 诞生 | 解决什么 | 缺陷 | 现状 / 去向 |
|---|---|---|---|---|
| IDM 自建工厂 | 1968 Intel | 设计与工艺一起优化，产能自主 | 建厂极贵，工艺延误拖累全部产品 | Intel 坚持并开放代工，14A 视客户而定 |
| 无晶圆厂 + 代工 | 1987 台积电 / 2009 AMD | 不用建厂，借用最先进工艺 | 产能要和别人抢，依赖单一代工厂 | 主流模式，AMD、苹果、高通、英伟达都用 |
| tile + Foveros / EMIB | 2017 EMIB / 2018 Foveros | 拆芯片提良率，硅连接密度高 | 封装成本高，热与测试复杂 | Intel 全线采用，Foveros Direct 走向混合键合 |
| 芯粒 CCD + IOD | 2019 Zen 2 | 小芯片良率高，IO 用便宜工艺 | 跨芯粒延迟高，IOD 待机耗电 | AMD 桌面与服务器主力 |
| 大小核 P + E | 2011 ARM / 2021 Intel | 同面积下多线程更强、待机更省 | 两种设计，调度复杂，指令要对齐 | Intel 客户端标配 |
| Zen c 紧凑核 | 2023 | 同一设计省面积，多塞核心 | 频率上限低、缓存小 | 服务器高核数版本与笔记本混搭 |
| ARM 笔记本 / 服务器 | 2018 / 2020 | 能效高、可定制 | x86 软件要转译，兼容性仍有缺口 | 云与轻薄本份额上升 |
| RISC-V | 2010 | 免费开放、可扩展 | 碎片化，高性能生态早期 | 嵌入式普及，RVA23 推动通用化 |
| AVX10 / APX / FRED | 2023 前后 | 统一向量指令、更多寄存器、干净的中断机制 | 要重新编译，过渡期混乱 | 两家通过顾问组统一，2026 年起陆续落地 |
| X86S | 2023 | 砍掉 16/32 位旧模式 | 破坏老软件兼容 | 2024 年放弃 |
| 背面供电 | 2025–2026 18A | 电源与信号分家，压降小 | 散热、调试更难 | 台积电 A16 跟进 |
| 3D 堆叠缓存 | 2022 | 缓存不占计算芯片面积 | 贵、散热 | 两家都在扩大使用 |
| 封装内内存 | 2020 苹果 | 线短省电、带宽高 | 不能升级，挤压利润 | 苹果坚持，Intel 主流线退出 |
| NPU | 2023 x86 | 低功耗跑 AI 小任务 | 软件少 | 笔记本标配 |
| UCIe / CPO | 2022 / 2020s | 芯粒互通、光互连 | 私有接口仍占优，光器件不成熟 | 数据中心先行 |
- CPU 入门：CPU 是一台按“取指、译码、执行”循环工作的机器，x86 是它听懂的语言之一。
- x86 五十年：Intel 定下 x86，AMD 靠授权进场，AMD64 反超，两家打了五十年。
- 让 CPU 变快的十个发明：流水线、乱序、缓存、多核等技巧，让频率之外的性能继续增长。
- 走进死胡同的路线：NetBurst、Itanium、Bulldozer 等失败都留下了教训。
- Intel 路线：从 Core 回归到 tile、Foveros、18A，自建工厂的风险与回报。
- AMD 路线：Zen 加芯粒加台积电，一家无晶圆厂公司的翻身。
- 本页：两家越来越像，挑战来自 ARM 与 RISC-V，未来的胜负在封装和能效。
学习路线：从小白到能看懂发布会
打开你的电脑看一看
Windows 上按 Ctrl+Shift+Esc 打开任务管理器，点“性能”里的 CPU，右上角就是型号，下面能看到“内核”和“逻辑处理器”数量。如果是 Core Ultra 200 系列，你会发现两个数相等：没有超线程了。Mac 用户点左上角苹果菜单里的“关于本机”，会看到 M 系列芯片，那就是 ARM。再看看手边的 Wi-Fi 路由器或硬盘，里面很可能就有 RISC-V 小核。
1. IDM 和无晶圆厂的区别是什么？各举一个例子。
IDM 设计、制造、封装都自己做，如 Intel；无晶圆厂只做设计，制造交给代工厂，如 AMD（交给台积电）。
2. Intel 的 E 核和 AMD 的 Zen 5c 都是“小核”，最大的区别是什么？
E 核是和 P 核完全不同的设计，IPC 不同；Zen 5c 和 Zen 5 是同一套设计、同样的 IPC，只是排布更紧、缓存更少、频率上限更低。
3. 看到 Ryzen 7 9800X3D，“9”和“X3D”分别是什么意思？
“9”表示 9000 系列（Zen 5 一代）；“X3D”表示叠了 3D V-Cache 缓存芯片，游戏性能强。
4. 为什么 ARM 的定长指令让译码更简单？
每条指令都是 4 字节，切分边界一眼可知，多个译码器可以同时各切一条；x86 指令 1 到 15 字节不等，要先算出前一条多长，才知道下一条从哪开始。
5. “指令集并不决定一切”是什么意思？
CPU 的性能和功耗主要由微架构、设计目标、工艺和整机做法（如 SoC、封装内内存）决定，指令集本身的影响相对小。Lunar Lake 用 x86 也做出了接近 ARM 笔记本的续航。
6. X86S 想做什么？为什么被放弃？
它想去掉 16 位和 32 位内核模式，让 CPU 开机直接进 64 位，简化芯片和固件。但会破坏老系统、老虚拟机和工具的兼容性，2024 年 Intel 放弃，改为在 x86 生态顾问组里和 AMD 共同规划。
延伸阅读
- Intel 新闻稿：IDM 2.0（2021 年 3 月）；Panther Lake 与 Intel 18A 发布资料（CES 2026）；APX 与 AVX10 架构规范（2023 年起，AVX10 于 2025 年修订）；FRED 规范；X86S 白皮书（2023 年 5 月）。
- Intel 与 AMD 联合新闻稿：成立 x86 生态顾问组（2024 年 10 月 15 日）；一周年进展公告（2025 年 10 月）。
- AMD 新闻稿与技术简报：Zen 4c / EPYC Bergamo（2023）、Ryzen 9000 与 9800X3D（2024）、Ryzen AI 300（2024）、EPYC Venice（2026）；AMD 移动处理器命名规则说明（2022）。
- E. Blem, J. Menon, K. Sankaralingam，“Power Struggles: Revisiting the RISC vs. CISC Debate on Contemporary ARM and x86 Architectures”，HPCA 2013。
- Chips and Cheese 对 x86 与 ARM 译码、Lunar Lake、Zen 5 的分析文章（2021–2025）；AnandTech、Tom’s Hardware 对 Lunar Lake 续航、Raptor Lake 不稳定问题、X86S 放弃的报道（2024）。
- Apple M1 发布资料（2020 年 11 月）；AWS re:Invent 2024 关于 Graviton 的发言；Qualcomm 骁龙 X Elite（2024）与 X2 Elite（2025）发布资料。
- RISC-V International：RVA23 Profile 批准公告（2024 年 10 月）；K. Asanović, D. Patterson，“Instruction Sets Should Be Free: The Case For RISC-V”，UC Berkeley 技术报告，2014。
- UCIe Consortium：UCIe 1.0（2022）、2.0（2024）、3.0（2025）规范公告。
- Intel 与 NVIDIA 合作公告（2025 年 9 月）；关于 Nova Lake、Zen 6 消费级、英伟达 ARM 笔记本芯片的信息来自媒体报道，以厂商正式发布为准。
- 本站相关页面：晶体管、混合键合、芯粒互连、面板、玻璃与光、未来预测、术语词典。